This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] PMP9256:输出纹波电压过高(已修订 2 层)

Guru**** 2466550 points
Other Parts Discussed in Thread: PMP9256

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/tools/simulation-hardware-system-design-tools-group/sim-hw-system-design/f/simulation-hardware-system-design-tools-forum/1550042/pmp9256-output-ripple-voltage-is-too-high-revisioned-2-layers

器件型号:PMP9256


工具/软件:

你好。 我正在开发基于 PMP9256 的隔离式直流/直流转换器、但输出电压纹波过高。

原理图结构旨在匹配、PCB 由两层构建。 我附上了该文件。 SGND 和 PGND 应该已连接、但由于布局错误、它们完全分离。 我在它们之间直接连接了一个 0 欧姆电阻器并确认运行。 但是、输出纹波电压过高。

在交流耦合模式下使用示波器测量输出纹波时、我看到 P2P 约为 840mV。(这是在直流 24V 下进行测试的结果、在 48V 下进行测试时检测到更高的 P2P)

观察开关 MOSFET 次级侧的漏极和变压器次级侧的开关波形、可以看到没有振铃、但随着负载电流的增加、检测到了相当高的峰值。 

但是、输出纹波不会根据输出侧负载电流的变化而显著变化。 

我想请您帮助解决这个问题。
原理图和 PCB 文件附在下面、PCB 文件可使用焊盘 9.5 打开。 

e2e.ti.com/.../Sch_5F00_PMP9256.pdfe2e.ti.com/.../Isolated_5F00_DCDC_5F00_Converter_5F00_V0.1_5F00_20250714.pcb
 
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Jeong、该参考设计使用 4 层开发、这有助于创建紧密的布局、从而更大限度地减少导致噪声的关键环路/寄生效应。  

    2 层使实现此目标变得更加困难、我已经看到、以前的设计在减少层数时会受到这种影响。 在不更改布局的情况下、您可以更改一些元件以帮助减少纹波。 以下是一些建议:

    1.增加输出电容并在次级侧(在反馈环路之后)添加一个 LC 滤波器

    2.增加 R5。 可能从 5 欧姆开始、必要时增加到 10 欧姆。

    3.增加 C26/C27

    4.根据功耗提示增加缓冲器 —  https://www.ti.com/document-viewer/lit/html/SSZTBC7