[参考译文] PSPICE-FOR-TI：关于 ADC12DC105 的 IBIS 模型

尊敬的 Kyohei：

IBIS 模型是针对通用 IO 和数字输出使用和创建的。

如果客户对时钟输入感兴趣、他们应该真正使用 sparameters 来实现这一点。

 ADC12DC105 时钟输入的主要问题是什么？ 他们计划使用什么来驱动时钟输入。

让我们从这里开始、看看我是否可以通过这种方式提供帮助。  

此致、

Rob

您好 Rob、

感谢您的支持。

关于以下问题、我们已与客户确认、现在提供我们的答案。

＞、 ADC12DC105 时钟输入的主要问题是什么？

目标：设计最佳 PCB 模式并确定适当的阻尼电阻值、同时考虑信号反射和衰减。

＞他们计划使用什么来驱动时钟输入。

这是来自 FPGA 的 PLL 信号（（100MHz 时钟）。

此致、

Kyohei

尊敬的 Kyohei：

如果他们计划在 100MHz 处使用 FPGA 作为时钟、则由于 FPGA 高抖动、这会无论如何破坏 ADC 的性能。

对我来说、这是一个更大的问题。

这是 DC 应用程序还是他们计划使用什么 BW？

谢谢、

Rob

您好 Rob、

感谢您的支持。

我已与客户确认。 ADC 的模拟信号的带宽约为 10MHz 。

BR、

Kyohei

您好 Rob、

感谢您的支持。

关于上述事项、我们将与客户共享信息。
至于 IBIS 模型、考虑到上述要点、假设不需要使用 IBIS 模型进行验证、而不提供 IBIS 模型是否正确？

此致、

Kyohei