[参考译文] TPLD1201-LUT：TPLD1201：仿真中的 4：1 RWS-EVM-DOC-CERT 多路复用器干扰和计数器启动脉冲

Other Parts Discussed in Thread: TPLD1201

https://e2e.ti.com/support/tools/simulation-hardware-system-design-tools-group/sim-hw-system-design/f/simulation-hardware-system-design-tools-forum/1640329/tpld1201-rws-evm-doc-cert-tpld1201-4-1-lut-mux-glitch-and-counter-startup-pulse-in-simulation

器件型号： TPLD1201-CCS RWS-EVM-DOC-CERT
主题： TPLD1201 中讨论的其他器件

您好：

我正在设计使用 TPLD1201 的 PWM 发生器、可能会出现一些意外的仿真行为。 我想确认这是预期的器件行为还是只是一个仿真工件。

问题 1：4：1 多路复用器输出上的干扰

我使用三个 3 输入 LUT 实现了一个 4：1 多路复用器。 通过此多路复用器路由信号时、我会在输出端观察到一个短暂的低电平脉冲 (~2ns)。

• 使用多路复用器时、干扰始终出现
• 如果我绕过多路复用器、就不会出现

TPLD1201 中基于 LUT 的多路复用器实施是否会出现这种预期行为？

问题 2：计数器在启动时输出高电平脉冲

在仿真开始时、我的所有计数器都会在振荡器启动时短暂输出一个持续两个时钟周期的高脉冲。

根据计数器的描述、我期望：

• 保持低电平
• 仅在计数器达到其编程的终端计数 (>1) 后变为高电平

相反、我看到：

• 两个周期的脉冲
• 然后是正常行为

对于上下文、我的配置如下：

• 时钟源：内部 2MHz 振荡器
• 预分频器：÷8、后跟 OSC/64→~3.906kHz 有效时钟
• 控制数据值：5.
• 使用宏单元：CNTDLY0

我在所有复位模式配置中观察到相同的启动脉冲行为、包括：

• 仅上升沿
• 仅下降沿
• 双边沿
• 高级复位

我使用的是 InterConnect Studio 版本 1.7.4+1396

我附上了一个设计图和一个波形捕获图。 红色标记表示意外行为的开始位置。

逻辑块布局图

显示多路复用器之后 2ns 低电平脉冲的仿真

仿真开始时、显示 cnt1 在两个时钟周期内变为高电平的仿真。

如果能深入了解这些行为是否符合预期（以及在需要时如何缓解这些行为）、将不胜感激。

谢谢！