This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TINA/Spice/SN74LVC1G125:减少 FPGA 的振铃

Guru**** 2587365 points
Other Parts Discussed in Thread: TINA-TI, SN74LVC1G125

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/tools/simulation-hardware-system-design-tools-group/sim-hw-system-design/f/simulation-hardware-system-design-tools-forum/760726/tina-spice-sn74lvc1g125-reducing-ring-from-fpga

器件型号:SN74LVC1G125
主题中讨论的其他器件:TINA-TI

工具/软件:TINA-TI 或 Spice 模型

我有一个向 寄存器发送数据的 FPGA。 目前、我将 FPGA 直接连接到寄存器。 共有7个 GPIO、它们由一个6MHz 时钟和6个数据引脚组成、均在3.3V 电压下运行。 当我查看 FPGA 上的 GPIO 引脚时、我会看到很多振铃。 请参见图片。 我的逻辑选择是将 SN74LVC1G125用作缓冲器。 我喜欢这个组件、因为它具有很大的电流(32mA)的推挽能力、并且输入使用施密特触发器。  对于我的应用来说、这是一个非常好的组件吗? 我想模仿 TINA 中的输入和输出。 我可能还想使用几 pF 的接地电容器来清理输入。 此组件是否有模型?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好 Doug、

    您可以在以下网址找到此型号: www.ti.com/.../toolssoftware

    对于 TINA、您可以使用 PSpice 模型包中的.LIB 文件并在.LIB 文件中创建 TINA 符号。

    Herman