[参考译文] 栅极驱动 IC 输出端波形失真的原因。

您好 Amal、  

 我在设计中未看到任何德州仪器器件、也未在您的描述中提及。 请提供更多详细信息、我相信我们可以找到合适的 TI 解决方案。  

此致、

~Leonard  

尊敬的 Amal：

我叫 Mamadou Diallo、是高功率驱动器组中支持低侧驱动器的应用工程师。

UCC27524A 要驱动推挽式变压器、此器件与 IR4427引脚对引脚兼容、我相信您在之前的文章中已经提到过。 EN 引脚(引脚1和8)在内部上拉至 VDD、因此可保持悬空。

第一步、我建议将该器件替换为 UCC27524A、如果您观察到进一步的波形失真、请告知我们(如果可能、请提供一些范围)、以便帮助调试根本原因。

此外、您还可以在我们的产品系列页面上的以下链接中找到更多双低侧驱动器：

ti.com/gatedrivers。

使用 UCC27524A 替换器件后、如果您的电路有进一步的故障、请告知我们、如果可以解决问题、请按下按钮。

谢谢。

此致、

-Mamadou

我还想建议您考虑这些栅极驱动主题。

电源技巧：用于驱动栅极驱动变压器的简单电路、

"="">HTTP：/www.ti.com/lit/ml/slua618a/slua618a.pdftitle=" MOSFET 和 IGBT 栅极驱动器电路基础知识"> MOSFET 和 IGBT 栅极驱动器电路基础知识

高速 MOSFET 栅极驱动电路的设计和应用指南

使用 TI 栅极驱动器以及以下 TI 应用材料可实现稳健的设计。

尊敬的 Amal：

您的输入级看起来不错、但需要优先考虑功率级(从驱动器输出到 FET 的宽布线应短接)。

以下是优化布局以最大限度降低栅极驱动器部分寄生效应影响的通用指南：

1-检查导通和关断电流环路路径(驱动器、功率 MOSFET 和 VDD 旁路电容器)、并确保尽可能减小该环路(尽可能小)、以降低杂散电感

1A-检查旁路电容器的位置，并确保它们放置在非常靠近驱动器 VDD 引脚的位置(我建议使用2个低 ESR 和低 ESL 旁路电容器： >=1uF，另一个通常为0.1uF，以支持开启功率 FET 所需的高峰值电流)。

1b-检查栅极电阻器和 MOSFET 的位置，并确保它们放置在非常靠近驱动器输出引脚的位置，以减少 PCB 走线长度并最大限度地减小环路电感(此步骤与下一步有关)。 我在您的布局中看到来自 OUTA 和 OUTB 的长 PCB 布线、这将在开通/关断路径中引入显著的寄生电感。

2-检查电源迹线和信号迹线(如输出和输入信号)的位置，并确保它们是分离的

此外、从 栅极驱动器的角度来看、驱动器数据表的第11节提供了有关最佳布局实践的补充指南。

如果您有其他问题、请告知我们。

此致、

-Mamadou

Amal、

除了前面强调的布局外、以下是一些观察/建议：

-它看起来栅极上的信号需要很长时间才能升高。 您可以减小栅极电阻器(当前电阻为10.5欧姆)、以帮助加快栅极的 dv/dt。

我同事的以下技术手册将帮助您选择合适的值。  

您还可以考虑添加一个反并联二极管(与栅极电阻器并联)、以帮助加快 MOSFET 的关断并降低开关损耗。

此外、VDD 电源上似乎有振铃、这可能会导致道路上的进一步故障。 如果尚未实现、请确保布局中显示的2个旁路并联电容器>=2uF、第二个=0.1uF。 以帮助滤除电源上的噪声并提供峰值电流、从而有效地打开/关闭 FET。

此致、

-Mamadou