请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：LMK04832 主题中讨论的其他器件：TINA-TI
工具/软件：TINA-TI 或 Spice 模型
我将 LMK ibis 模型拉到 Hyperlynx vx2.3中。 我有一个与 Oscout 连接的仿真、连接到 SI5332、另一个与时钟输出连接到 Xilinx MGTRREFCLK。 在这两种情况下、当终端电阻为240欧姆时、时钟看起来都很糟糕。 N 侧是最差的。 如果我在 S5332端接50欧姆或每侧使用50欧姆的端接电阻和53欧姆接地端接、则 LMK 看起来更好、但在接收器上性能不好。 Xilinx FPGA 看起来不是很好、但50欧姆比240欧姆更好。 我在线路上有0.01 μ F 去耦电容器、正如接收器建议的那样。 另一位同事正在使用 Altera FPGA 对 LMK 进行仿真、他的外观比我的要好、但仍然非常糟糕。 这些对之间甚至不会相互交叉(考虑到 N 侧在1.8V 至2.3V 范围内悬停是有道理的(P 侧看起来像是从1.5至2.5V 的正常波形) 我们针对3.3V LVPECL 2.0设置了模型。 帮助！ 谢谢。
