您好！
我是来自 Magnetika 的 Guillermo Durà ó n。
我们正在尝试创建我们自己的具有利兹线和 E 芯的变压器。 此时、作为第一个原型、我们将使用您的 PMP10352隔离反激式转换器作为基准。
因此、我们采用正确的焊盘连接变压器的端子。 目前、我们只执行一个和两个绕组、因为它更容易。
在仿真中、我们可以看到每当变压器出现泄漏时、FET 的 VDS 信号中都会出现大量振铃、参考设计中使用的变压器的额定电压为40 VDS、因此、我认为它可能会被烧毁。 我有两个关于此参考设计的问题。
实际变压器中是否存在所用脉冲的漏电感？ 这个多少钱？
在实践中、通过 FET 的电流和电压中是否产生过大量的振铃？
Guillermo、您好！
该变压器从初级侧到次级侧的升压匝数比为1：4。 0A 时的标称电感为10uH。 最大漏电流额定值为0.18uH (1.8%)。 此类变压器的泄漏电流通常为1-2%。 实际的泄漏电流可能小于这个值、但我没有测量它。
我已经将 FET 的漏极连接到具有12V 输入和360mA 负载的 PWRGND 波形。 峰值电压小于30V。
D1/R1/C4是一个 RCD 钳位、可限制初始关断电压尖峰。 初始电压尖峰后的电压振铃可以通过漏极到 PWRGND 之间的 R/C 缓冲器进行抑制、但本设计不包含其中一个。
FET 电流波形的前沿将在通过电流感应电阻器 R8的栅极驱动电流脉冲中产生电压尖峰。 R6/C13将过滤这种电压尖峰。
谢谢。
大卫
尊敬的 David：
感谢您对 FAST 的支持。
现在、我将尝试在 LTSpice 中对您告诉我的值进行仿真。 基于此、我为您在反激式参考设计中使用的变压器创建了以下模型。 耦合值基于您指定的泄漏电感、 次级电感基于匝数比和脉冲电子器件的产品说明书。
整个原理图包括从参考设计 PMP10352中提供的原理图中使用的所有元件、但使用的晶体管为 BSC050N04LS、因为我没有它的 SPICE 模型。 然而、该晶体管与所用 CSD18504Q5A 的规格相匹配。
那么、我的问题是、您建议如何在 LTSpice 中对变压器进行建模？ 因为波形显示了大量的振铃。
提前感谢、
吉列尔莫
