[参考译文] 模拟 Verilog 模型 AXI 系统子系统,带内存

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/tools/simulation-hardware-system-design-tools-group/sim-hw-system-design/f/simulation-hardware-system-design-tools-forum/1326128/simulation-verilog-models-axi-system-subsytem-with-memory

您好

我正在寻找 AXI 子系统,以模拟我的仿真模型: axi Master 和 axi Slave。

我需要帮助与我分享任何 AXI 系统 Verilog ,系统 Verilor 或 SystemC 真正的芯片集成系统.

我尝试使用 DDR/LPDDR 模型开发平台,以实现正确的仿真。

我需要帮助来完成这项任务。

此致

工程师

1 年多前

0 admin 1 年多前

TI__Guru**** 2609285 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

感谢您的提问。

您能否提供有关您工作的更多信息？

您正在使用的 TI 器件是哪款？

您正在开发哪个 TI SDK？

此致

阿什瓦尼

0 admin 1 年多前

TI__Guru**** 2609285 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

我是 ALDEC 硬件部门的工程师,致力于基于 FPGA 源代码 Verilog ,系统 Verilog , SystemC 的嵌入式系统仿真。

我正在研发工具箱、可用作 AXI 到嵌入式系统模型的驱动程序。

以下是我的产品之一的简单介绍: Bus_Functional_Model / ALDEC_BFM_AMBA_AXI.pdf at main ALDEC/AGitHub·Bus_Functional_Model ·

如果您对如何使用带 ALDEC 模型的 TI 电路板有任何想法、欢迎访问。
您是否有 SystemC、SystemVerilog 中描述的任何类型的具有 periferial 的模型系统/平台?

我的目标是以 TI SoM 模块为例：TI AM64x Sitara 模块上系统

或类似的。

0 admin 1 年多前

TI__Guru**** 2609285 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

TI 建议使用 ARM 检查所请求的模型、因为 AXI 是 ARM 标准。

此致、

-什里拉姆

0 admin 1 年多前

TI__Guru**** 2609285 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

我正在寻找的平台模型不仅是 ARM 模型、如 TI AM64x Sitara

0 admin 1 年多前

TI__Guru**** 2609285 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

TI 没有 AXI 所暗示的在 RTL 级别提供的模型。您可以访问： https://vlabworks.com/vdm-catalog/进行查看

他们应该具有一个在系统 C 事务级别对 AM64x 进行建模的 SoC 虚拟平台。

此致、

-什里拉姆

仿真、硬件和系统设计工具（参考译文帖）

仿真、硬件和系统设计工具（参考译文帖）(Read Only)

[参考译文] 模拟 Verilog 模型 AXI 系统子系统,带内存