[参考译文] 模拟 Verilog 模型 AXI 系统子系统,带内存

您好！

感谢您的提问。

您能否提供有关您工作的更多信息？

您正在使用的 TI 器件是哪款？

您正在开发哪个 TI SDK？

此致

阿什瓦尼

我是 ALDEC 硬件部门的工程师,致力于基于 FPGA 源代码 Verilog ,系统 Verilog , SystemC 的嵌入式系统仿真。

我正在研发工具箱、可用作 AXI 到嵌入式系统模型的驱动程序。

以下是我的产品之一的简单介绍: Bus_Functional_Model / ALDEC_BFM_AMBA_AXI.pdf at main ALDEC/AGitHub·Bus_Functional_Model ·

如果您对如何使用带 ALDEC 模型的 TI 电路板有任何想法、欢迎访问。
您是否有 SystemC、SystemVerilog 中描述的任何类型的具有 periferial 的模型系统/平台?

我的目标是以 TI SoM 模块为例：TI AM64x Sitara 模块上系统

或类似的。