工具与软件：
您好！
我正在考虑使用 WB-DSSS 120kbps 和 DSSS = 1：2迁移到 CC1312PSIP。 由于遗留原因,我需要配置 SiLabs 部件以与之通信,但我无法找到 DSSS Chiping 代码库和 FEC 的详细信息。
您能回答以下问题吗？
1)这种模式的 DSSS Chiping 代码库是什么?
2)切屑码长度是多少?
3)什么是 FEC 1:2 ? 这是卷积编码器吗？
非常感谢
Andy
您好！
是的、我已经阅读过很多次了。 我不了解 DSSS 在这里是如何实现的：
我是否正确？ 数据通过卷积编码器馈送、用于前向纠错。 每个数据位都会生成两个编码位。 然后、这将进入 DSSS 1：2、后者获取每个已编码位并创建一个两位符号、该符号通过 GFSK 调制器进行传输。
因此、每个数据位均作为四位无线传输。 1位-> 2个 FEC 位-> 4个 DSSS 位。
DSSS 将"0"更改为"00"、将"1"更改为"11"？
看起来我的旧芯片 DSSS 无法配置为每个数据位仅生成两位符号、但必须是4位符号(大概为2个数据位)。 这是否意味着无线电与此 PHY 配置不兼容？
感谢您的帮助。
Andrew、您好！
当您查看流水线时、数据位首先通过卷积编码器馈送。 已将每个数据位编码为两个编码位。 
在这两个编码位之后被输入到直接序列扩展器。 根据所选的 DSSS 模式、它要么按原样传输这些数据、要么使用最大 DSSS 编码(每个编码位到将要传输的8个编码位)对这些数据进行进一步编码。
如果您现在想将2个 数据位编码为4位符号、则需要使用 DSSS 模式2。
如果您还有其他问题、敬请告知。
此致、
等等
您好！
感谢您的答复。 我的计划是在非 TI 器件的固件中编写 FEC 编码器、以实现兼容性。 关于卷积编码器、您是否有关于在代码中实现这一点的更多信息或帮助？ 从图中可以看出 XOR 运算的工作原理、我对此感到困惑。 这样做的重点是能够使用 CC1312PSIP 模块、因为它符合 FCC 标准、并且这是我需要工作的器件、以便我们可以转到该模块并保持与旧产品的兼容性。
是否存在将卷积编码器输出数据流输出到 GPIO 的方法？
谢谢！
我认为这个在线计算器看起来是相同的编码器。 您能确认吗？
您好！
部分屏幕截图：
以及以下 URL：
您好！
谢谢、这很有帮助。 我可以编写一些软件来从发送端生成卷积编码数据(我实际上不需要对其进行解码)、但目前我正在尝试使用 WB-DSSS 1：1模式并使用预配置的数据与 CC1312PSIP 进行通信。 我需要更多关于 FEC 和 DSSS 的信息(尽管设置为不创建任何样本)。
回答以下问题将非常有帮助：
1) 1)假设 FEC 以零开始加载、这三个零是否实际传输？
2) FEC 也将在结束时被刷新、这些零是否被传输？
如果知道如何传输0xAA 有效载荷等、将会非常有帮助。 根据在线计算器：0xAA 生成编码数据：
1 1 1 0 0 0 0 0 0 1 0 0 0 0 1 0 0 1 1 1 1 1 0 0
其中包括前导零、但没有结尾零。
3)最后,DSSS 文档指出有端接位。 到底是什么？
总之、在使用 WB-DSSS 1：1等工具时、了解如何传输数据的示例字节将非常有用。
或者,知道我尝试做的事情是不可能的,这将是有帮助的。
非常感谢您的帮助、
Andy
