This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74AUC2G53:实现1到4扇出:AUC 逻辑系列的最佳实践?

Guru**** 2347070 points
Other Parts Discussed in Thread: SN74AUC1G74, SN74AUC2G53, LMK1C1104
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/switches-multiplexers-group/switches-multiplexers/f/switches-multiplexers-forum/1485047/sn74auc2g53-achieving-1-to-4-fanout-best-practices-within-auc-logic-family

器件型号:SN74AUC2G53
主题中讨论的其他器件: SN74AUC1G74LMK1C1104

工具与软件:

我正在对正交采样检测器进行新设计、在这种设计中、传入的射频信号必须在一个周期内进行四次采样。  这需要将(模拟)信号切换到电容器以便在10ns 的积分周期内进行积分。  出于这个原因、1纳秒的开关转换时间已经在这一阶段引入了10%的信号损失--我的感觉是只有 AUC 系列开关可以满足我的需要。

问题是:   

我的候选设计需要我从 SN74AUC1G74 的输出(Q 或/Q)驱动多达四个 SN74AUC2G53控制输入(A)。  我计划将"53s"和"74"放置在同一 PCBA 上、布线距离最大值小于2"  您建议如何在 AUC 逻辑中实现1至4扇出、同时在驱动输入端保持出色的信号完整性?  我认为必须有最佳实践、因为我连接同一逻辑系列中的所有 TI 产品?

AUC 逻辑系列中没有1:4扇出缓冲器可让我从独立驱动器级驱动4个开关。  我可以驱动一条50欧姆线、末端在第4个开关端接、并接受控制时钟在每个开关级到达的一些偏斜。

感谢您在此推荐"最佳实践"。

John

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    存在1:4时钟缓冲器(例如 LMK1C1104)、但我认为与直接从逻辑输出驱动所有四个控制输入相比、它们不会有改进。

    如果您希望避免输入之间出现偏差、请使用四条长度相同的布线。

    AUC 输出针对具有50 Ω 特性阻抗的迹线进行了优化、但实际50 Ω 电阻会导致负载过大。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢您发送编修。  

    您是否认为与传统逻辑系列一样、1G74上的 AUC 输出可以简单地扇出(具有相同的布线长度来管理偏斜)到多达4个 AUC 输入、而无需外部端接元件?  

    在本例中、输出将会看到布线和4个负载的并联等效阻抗、而输出当然会驱动一个控制输入(标称2 pF)的4倍容性负载、因此约为8 pF。  

    如果 AUC 驱动程序允许、这当然很简单。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    CMOS 输入具有非常高的阻抗。 数据表指定了15 pF 负载的输出参数;典型输入为2.5 pF。 (线迹电容的粗略估算是1 pF /cm。)

    可以将布线连接到开关、然后分成四个长度相同的残桩。

    对于短布线、阻抗无关紧要。 (经验法则是、如果上升/下降时间不超过每纳秒2英寸、布线就较短。)

    AUC 输出动态调整其阻抗、而不应与额外的端接一起使用。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    非常感谢、我将尝试一下。