请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：SN74CB3Q3244 工具与软件：
大家好
观察设计中的 SN74CB3Q3244 IC (8位 FET 总线开关)、并希望通过下拉 IC 的 OE 引脚来永久启用其输出。 在数据表中、给出了与断电时的器件条件相关的两个单独的声明：
1)在断电期间、该器件使用其 IOFF 电路提供隔离、并且 I/O 可承受高达5V 的电压。
2) 2) OE 应通过上拉电阻连接至 VCC、以确保断电期间处于高阻抗状态。
我们可以 说明一下、通过 OE 永久下拉、在断电期间和断电后、该 IC 在其输入和输出(FET 开关的源极和漏极)之间是否提供高阻抗？
