[参考译文] CD4051B：输入和输出电压偏差问题

大家好、

感谢你的善意帮助。

我还有一个问题、为什么晶体管未完全导通、开关的导通电阻变为高电平将会出现压降？

根据我的理解、MCU 的输入阻抗非常大、因此电流非常小。 它为什么会导致较大的压降？

BR

简森

CD4000器件使用可处理高电压(20V)的晶体管。 它们还具有更高的栅极阈值电压。

尊敬的简森：

Clemen 正确、一旦您开始低于3.3V、通道的导通晶体管的导电性就会降低、从而导致电阻升高得多、电阻会很大、足以导致一些压降。 为什么 VCC 在其设计中有如此大的变化(或者这可能更具实验性)？ 此器件不支持低于3V 的 VCC。

谢谢！

Bryan

你好，Bryan，Clements

感谢您的帮助！

是的、这更具实验性。芯片内部是否与分压器网络等效、Vout=(MCU 阻抗)/(MCU 阻抗+Ron)、Ron 增大会导致 VOUT 减小、我的理解是否正确？

BR

简森

尊敬的简森：

不用客气！ 这是正确的理解。 您可以将开关闭合时视为与 MCU 串联的电阻、该电阻会因较低 VCC 电压下的 RON 增大而导致压降。

谢谢！

Bryan

您好、Bryan、

我的客户仍然有一些问题。 他认为、数据表显示它可以在3V 电压下使用、数据表还显示导通电阻不是那么大。 他认为、使用3V 应该留下一定的裕度、并且没有压降。

那么、我知道、低于3.3V 的电源实际上是否会导致晶体管产生较大的导通电阻(千欧姆级别)？

此设计是否没有裕度(3V 也会产生特定的压降)？

Thans、感谢您的帮助！

简森

kΩ 5V 电源、数据表可确保导通电阻不超过1.3m Ω。
对于3V 电源、 数据表 不保证任何上限。

如图3所示、5V 时的行为已经微不足道、即5V 已经接近阈值电压。 3V 电阻将大得多。 低于3V 的电压越高、依赖低于阈值的泄漏电流就越多(不再保证您甚至可以获得正确的通道)。

您好、Clements、

感谢您的帮助！

我认为 MCU 的 ADC 输入阻抗应该非常高(可能达到 Mohm 电平)、它是否会在3V 时产生高导通电阻、这将导致电压下降？

BR

简森

典型的 ADC 输入阻抗要低得多。

尊敬的简森：

您能否提供您的客户正在使用的 ADC 的器件型号？ 有助于我们对该信号链进行进一步分析。

谢谢！

Bryan

您好 Bryan 和 Clements、

感谢你的帮助。

如上图所示、输出端连接到 MCU 的 ADC 输入端口(Renesas R5F56519BDFB)、在用示波器测试波形时发现了这种现象、ADC 正在采样或未采样时结果相同、客户认为从数据表中可以看出、 输入阻抗为3M、导通电阻不会影响结果。您对此有什么建议

BR

简森

大家好、Clemens、

我知道、较高的阻抗将需要更长的时间来充电器或充电器。

 我认为导通电阻 等于 源阻抗，、但我不理解高源阻抗为什么会导致压降？ 导致泄漏电流的原因是什么？

您能向我解释一下吗？ 感谢您继续提供帮助。

BR

简森

尊敬的简森：

将有一个电流流经开关/源极电阻路径、进入 ADC 的输入、这将导致压降。 您能否在 ADC 数据表中提供指示3M Ω 输入电阻的位置？ 我看不到任何指定的内容。

谢谢、

Bryan

您好、Bryan、

高阻抗基准输入电流、3V/0.000001 = 3KK

对于 ADC 来说，我知道较高的阻抗将需要更长的时间来充电器或充电器，但我不太理解它是如何导致电压下降的。 您能向我解释一下吗？

谢谢  

简森

尊敬的简森：

感谢您提供这些信息。 您还能说明 A、B、C 和 INH 输入设置为什么吗？ 当您更改 VCC 电压时、VIH/VIL 电平也会发生变化、因此如果它们未与 VCC 相连、则可能会导致未正确选择通道的问题。

谢谢！

Bryan

您好、Bryan、

我已经向客户询问 A、B、C 和 INH 是否遵循 VCC 电压。当 VCC 电压设置为低电平时、A、B、C、INH 也设置为低电平。

因此、它看起来不是由 A、B、C、INH 电压引起的。 还有其他意见吗？

感谢您的帮助！

简森

尊敬的简森：

从数字输入的角度来看、设置似乎正常。 不过、同样、当在该3V 电平下运行时、 我们不保证或不知道 RON 会达到多高、您必须确保 VCC/数字输入至少为3V、否则开关通道很可能不会完全导通、并且 RON 将足够大、从而产生电压 即使 ADC 的输入电阻为3M、也会下降。

此致、

Bryan

您好、Bryan、

理解、感谢您的持续和亲切的帮助！

BR

简森