This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LVC157ARGYR |验证功能

Guru**** 2487425 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/switches-multiplexers-group/switches-multiplexers/f/switches-multiplexers-forum/878346/sn74lvc157argyr-validating-fucntionality

大家好、团队、

我正在尝试检查 MUX  SN74LVC157ARGYR (RGY 封装) 的基本功能、  

引脚1:被拉至逻辑高电平

引脚15:被拉至逻辑低电平

引脚16:给定 Vcc 或逻辑高电平

引脚8:作为 GND

尝试测试第一组 A0、B0

引脚2 (A0):为其提供逻辑低电平

引脚3 (B0):将其设为逻辑高电平

引脚4上的输出应遵循 B 上的任何信号、但我只能获得0/Low

请告知、我在此设置中缺少任何主要连接、

谢谢、

Sanket

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    使用原理图更容易做到这一点。

    建议运行条件表的脚注(1)显示:

    器件的所有未使用输入必须保持在 VCC 或 GND 上、以确保器件正常运行。 请参阅 TI 应用报告《慢速或浮点 CMOS 输入的影响》、文献编号 SCBA004

    您没有提到任何去耦电容器。