大家好、TI 支持团队、
我现在 正在为某个客户重新设计以前的物联网产品。
该产品 使用 CC2531无线电 CPU 并使用嵌入式 USB 端口。
现在、我关注的是 USB 和 CPU 电源序列的加电/断电功能变化。
根据先前的规范、上电是由 USB 插入引起的、而 VBUS 会出现、
而断电是由 USB 连接器断开连接引起的。
这很简单，与转换器相同，但产品也具有锂聚合物电池备份，因此客户要求电源开/关应由软开关控制，而不是由 USB 连接控制。
但我们担心的是、在 CPU 在此新规范下断电期间、CPU 端口上会提供 USB DP/DM 信号。
我想知道这些是 USB PHY 输入端口、因此允许这样的情况、对吧？
所附图片为 USB 输入和 CC2531 DP/DM 原理图。
请帮帮我们。
非常感谢您的支持。
此致、
Yoshiaki Maehara 
您好、Fi-San、
感谢您的回复。
>您还可以考虑使用低功耗 PMOS 来设计逻辑，以便在插入 USB 时，电池不在电源环路中。
是的、我正在使用 PMOS 将电池电源更改为 USB 电源以供电通道。
如下链接所示。
https://electronics.stackexchange.com/questions/359490/p-channel-enhancement-mosfet-behavior
现在我将讨论上电序列、在电源通道上有一个负载开关(另一个 PMOS)为系统供电、包括 CPU。
连接 USB 时、如果负载开关打开、则没有问题。
但是、这次我们要将规格更改为在连接 USB 后通过机械开关加电。
因此、在这种情况下、即使 CPU VDD = 0V、也会有一个将 USB DP/DM 添加到 CPU 引脚的持续时间。
一般来说、CPU GPIO 的结构与下图类似。
(很抱歉、我是日本人)
我的担忧是、
如果 CPU Vdd = 0V 且 GPIO 输入电压超过 Vdd +0.3V、 这可能会损坏上部保护二极管。
但我想这是 USB 专用端口、因此端口结构应该与该通用端口不同。
因此、如果可以、我希望您确认 CC2531 USB PHY 端口规格。
非常感谢您的支持。
很抱歉、我的英语描述不好。
此致、
Yoshiaki Maehara
尊敬的 TI 支持团队：
感谢您的支持。
我已经测试了实际的全速 USB 通信。
实际上、我不熟悉 USB 接口、但我检查了使用 USB 主机 IC 的情况。
这次、我使用了 Maxim MAX3421E USB 主机控制器 IC 和
使用环路模式连接到 FTDI FT232RL。
在 USB 主机 IC 内部、似乎 DP 和 DM 被15kΩ Ω 下拉。
因此、如果没有外设、DP/DM 线路保持0V、如下所示。
当 FT232RL 连接到 USB 时、DP 通过1.5kΩ Ω 上拉电阻器上拉至3.3V、
这使得 DP 线路将上升至3.3V、
然后、USB 主机检测 DP 线路电压上升的外设、并开始通过 USB DP/DM 线路进行通信。
这意味着在提供 CC2531 3.3V 电压(也是1.5k 电阻器)之前、不会向 CC2531的 DP/DM 端口添加电压。
我想、如果在 CPU 关闭期间连接了 USB 连接器、这不是问题
如果 Vdd 未激活1.5kΩ DP 上拉寄存器。
因为在这种情况下、DP/DM 线路保持0V。
这种理解是否正确？
非常感谢您的帮助。
此致、
Yoshiaki
