芯片手册上有下面的内容，可以对VREFLO管脚进行采样
请问可以对VREFHI管脚进行采样吗？
您好，
我有 C/P 来自 TRM 的 INTERNALTESTTL 寄存器说明（在上一章模拟子系统中）、最后一个设置可用于在此节点上对 VREFHI *0.9 进行采样。 其原因是、如果直接对 VREFHI 进行采样、由于它设置了转换器的满量程范围、因此其读数始终为 4095。
Regards,
Lydia
用这种模式时，所有ADC都是对【VREFHI*0.9】进行采样，而针对VREFLO时，只有ADCA的所有通道都对VREFLO进行采样，ADCB和ADCC仍然可以对对应的管脚进行采样。
VREFHI能不能像VREFLO一样，只有部分ADC对它进行采样，而其他ADC仍然对ADC管脚进行采样，因为我需要在系统工作时检查VREFHI是否收到干扰，而要使系统工作，就必须有ADC正常采样
您好，
感谢您的反馈，我理解客户的使用场景。他们说得对，按照我建议的方法，CHSEL 被旁路、任何转换都将连接到 VREFHI* 0.9。
虽然 VREFHI 没有直接的通道连接、但我有一个替代建议。
如下所示、两个内部 DAC 都以 VREFHI 引脚为基准。 它们的输出通过模拟引脚输出。
A0/B15/C15/ DACA_OUT 和 A1/B7/DACB_OUT。 客户可以将代码~3800 写入 DAC 寄存器（因此输出不会饱和）、然后对其输出进行采样。
由于客户希望查看他们在其他 ADC 采样期间是否对 VREFHI 产生干扰、因此也应显示此情况、并且 DAC 的任何增益/失调电压误差无关紧要、因为客户可以在 ADC 采样期间查看 DAC 输出与不采样或在其系统中的特定时间内的任何差异。
请告诉我这个方法是否可行。
