This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
在16位异步SRAM正常模式时，观测CE脚、WE脚、OE脚，主频200M，1/1分频，一个clk周期应该为5ns，配置出来三个脚都有不同程度的延时，而且波形很糟糕，30ns的WE和OE低电平时间实际为50ns和60ns，尤其是WE管脚，在低电平阶段有一个高电平尖峰，把周期放慢10倍后波形正常了，但是延时和WE高电平尖峰依然存在，我用的是V190control suite，请问在配置EMIF时有什么错误会造成这种现象么？谢谢~
您好!
请问是F28377D的评估板还是自己做的板?
另外请问是否有尝试过v200的相关程序?
首先你的功能是否完成 是功能有问题 然后看波形很不好吗
如果外扩存储的话 一般没问题 最有可能是你的示波器频带原因吧
如果是外扩fpga等 这种情况最有可能是fpga端没有设置高阻的原因
您好我用的是V190的例程，自己做的板子，WE管脚有引到外扩CPLD里的储存器。
