• 状态 Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 28 订户
  • 视图 1513 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

F28377D CPUTimer2定时器使用问题？

kun yu
Prodigy 80 points


当前需要在CPU01 和CPU02都需要用到timer2定时器触发一个中断，单独在cpu01中配置了timer2后，在cpu02察看timer2寄存器变量，发现，都是默认值，且timer2中断也不会被触发，而在cpu02的工程中也配置timer2后，两个cpu都可以触发timer2中断了，想确认下：是cpu01和cpu02都有各自的定时器吗？

  • 0
    TI__Guru**** 252096 points
    每个CPU（CPU1和CPU2）都有自己的计时器。它们不会在CPU之间共享.

    建议参考C2000的双CPU示例代码（例如F2837xD_examples_Dual \ blinky_dc）来开发CPU2代码。
  • 0 回复 Susan Yang
    Prodigy 80 points

    多谢。

    现在有另外一个疑问，想确认下：

    以PWM1和ADC外设为例，加入这两个外设都配置为连接到CPU1，手册中有说明ADC结果寄存器CPU2可以直接读取，有两个问题：

    1、ADC结果寄存器CPU2.CLA可否直接读取？

    2、PWM1和ADC的状态寄存器，CPU2和CPU2.CLA1能否读取，如EPwm1Regs.ETFLG.bit.INT和AdcaRegs. ADCINTFLAG. bit. ADCINT1，CPU2

  • 0 回复 kun yu
    TI__Guru**** 252096 points
    您可以看一下

    www.ti.com/.../tms320f28377d.pdf

    的Table 6-10. Bus Master Peripheral Access

    另外在 www.ti.com/.../spruhm8i.pdf 有相关的详细说明

    These CPUSEL bits affect the ownership of only ADC Configuration registers by CPU1 or CPU2 (which are mapped on the mapped to VBUS32). ADC result registers are readable from all masters without any CPUSEL dependency.

    1 对于ADC Results，在 Table 6-10. Bus Master Peripheral Access 的（2）有相关说明

    Each CPUx and CPUx.CLA1 can only access its own copy of these registers.

    2 根据Table 6-10. Bus Master Peripheral Access，也是可以读取的

    更直观的方式您可以看一下数据手册的

    Figure 6-1. Functional Block Diagram