各位前辈,目前在做一个项目,需要用DSP与FPGA通信,由于FPGA引脚不富裕,所以选用DSP通过外部扩展接口访问FPGA的fifo的形式,考虑省略地址线,DPS在读取上传的数据时,数据值是对的,但是读取到DSP后,使用memory browser发现地址都是错误的,是无规律的在zone7区间到处窜动,不知道这是这么问题
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
各位前辈,目前在做一个项目,需要用DSP与FPGA通信,由于FPGA引脚不富裕,所以选用DSP通过外部扩展接口访问FPGA的fifo的形式,考虑省略地址线,DPS在读取上传的数据时,数据值是对的,但是读取到DSP后,使用memory browser发现地址都是错误的,是无规律的在zone7区间到处窜动,不知道这是这么问题