This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
各位前辈,目前在做一个项目,需要用DSP与FPGA通信,由于FPGA引脚不富裕,所以选用DSP通过外部扩展接口访问FPGA的fifo的形式,考虑省略地址线,DPS在读取上传的数据时,数据值是对的,但是读取到DSP后,使用memory browser发现地址都是错误的,是无规律的在zone7区间到处窜动,不知道这是这么问题
你好,首先感谢您的回复,您发的这个帖子我读过,但是我这个好像不是这个问题。我现在在用两个学习板做测试,FPGA发送1~16,DSP用zone0接收,FPGA这边测试时序应该是没问题,但是DSP这边接收的数据毫无规律这是FPGA的检测
这是DSP接收的数据
而且我还发现一个问题,不知道是不是硬件的问题,我给zone0发送数据的时候,zone6,7的片选引脚拉高,但是他们对应地址的数据还是会变化,这个您知道是为什么吗?