This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

TMS320F28335: 关于28335 ADC转换时间的疑问

Part Number: TMS320F28335

28335 TRM数据手册中 ADC部分有如下描述

按照Table的描述 25MHz ADCCLK条件下 只需要1个ADC时钟就完成了对采样电压的转换 如图中高亮的部分 我的理解对吗 请问是如何实现这样短的时间就完成转换的呢?

对比28035 采样保持结束后 需要13个ADC时钟才能完成转换 二者的差别看起来还是挺大的

28335 TRM中有如下时序图

这个图里 对 Soff的描述中提到"until the sampled voltage is
passed to the converter."

从这里的意思看 采样保持结束后的1个ADC时钟 是把采样电压传送到ADC Converter的时间 传送给转换器和转换完成应该不是一个概念吧

请问采样保持结束后的一个ADC CLK 到底是指ADC转换会在这1和时钟周期内完成

还是指着这一个时钟周期 是采样保持完成后采样电压经过一个时钟周期到达转换器

  • 我认为是到达转换器的时间。

    图1计算的是最大持续转换率,只包含了电压信号进入采样保持器到采样保持器释放的时间,也就是图2中的S+Soff时间。

    而完整的触发采样到结果寄存器更新应该是图2中的S+C1。

  • 您好 感谢帮助

    请问1. 采样电压到达转换器后 需要多长时间完成转换呢 假定ADC时钟25MHz 我在TRM手册中没有找到

    2.图2中 为什么两个C1的时间不一样呢 第二个C1结束在半周周期位置

    3.我可以这样理解吗 顺序采样 第一个通道采样保持结束后 再过一个时钟 ADC会开始第二个转换 

    C1的定子是采样保持结束到结果寄存器更新的时间 可能还是会回到问题1 28335转换洗澡几个多少个ADC时钟呢

  • 我觉得您的解释可能有些问题 或许还是我理解的问题

    您看Table7-1 100MHz系统时钟的例子

    ADC时钟是3.125MHz 既周期320nS

    例子中采样保持5.12uS

    转换率184kSPS (5.12uS+320nS) 既从这个例子看 转换器还是用一个ADC时钟完成了转换啊

    这个表里的转换率 也就是ADC的转换率 是指从采样保持到拿到结果的时间吧 

    这里的采样率184k明确写的是采样保持时间+1个ADC时钟周期

  • 如上图所示,td(schx_n)是不是最小时间呢?

    我编码测试了一下,顺序采样转换两个通道数值,ADCCLK设置为25MHz,设置不同的ACQPS,假定需要12个ADCCLK完成转换(考虑为12位ADC),利用ePWM周期中断触发ADC采样(ePWM工作在连续增减模式),在ADC中断函数的第一条语句设置断点,代码停到断点后,计算ePWM周期寄存器与ePWM计数器的差值,这样可以得到完成ADC转换用了多少个CPU时钟,在折算为ADC时钟,得到了下面的测试结果

    28335的12.5MSPS是怎样定义出来的呢????看起来ADC不是采样保持结束后的一个ADC时钟周期就完成了转换