如上图所示，请问这里为什么要进行边沿同步呢？在什么情况下需要进行对输入信号进行同步或者滤波处理呢？对于这个例程，这里的滤波方式为社么要选择下降沿检测而不是同步呢？
看到有帖子说引入同步以后，会增加2到3个时钟的延迟，帖子如下，昨天在论坛里看到的：
TMS320F280039: CLB模块延时问题 - C2000
︎ 微控制器论坛 - C2000 微控制器 - E2E 设计支持 (ti.com)
对于clb_ex4_pwm_protection例程，couter match1配置的是10，我想应该是要实现10个clk（利用28379 launchpad调试）的死区时间，对吗？
实际测得的延迟是在130ns左右，如下图所示：
之所以不是100nS 我想是不是那个帖子提到的由于使用同步以后带来的额外2到3个延迟造成的呢，不过例程里使用的滤波，CLB单元的时钟是100MHz（周期10nS）
把
CLB_selectInputFilter(CLB1_BASE, CLB_IN0, CLB_FILTER_FALLING_EDGE);
CLB_selectInputFilter(CLB1_BASE, CLB_IN2, CLB_FILTER_FALLING_EDGE);
注释掉以后，得到这样的死区时间，明显小了很多
