• 状态 TI Thinks Resolved
  • 已锁定 已锁定
  • 回复 4 回复
  • 答案 1 答案
  • 订户 31 订户
  • 视图 418 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

MT53D512M32D2DS-046-AAT-D LPDDR4 Layout相关问题

?? ?
Prodigy 10 points

Other Parts Discussed in Thread: AM62P

目前关于AM62P54&LPDDR4，有几个问题想麻烦您帮助沟通相关可以FAE的人员解决：

1、  AM62P&LPDDR4布局布线指南提到PCB板叠层建议在10层或12层，我们现在叠层为8层，是否对LPDDR4自身启动与其信号有所影响？或者是否有特别注意的地方？

2、  LPDDR4 建议信号保持3W或5W及以上间距，布线空间问题只满足了2W以上，是否对LPDDR4自身启动与其信号有所影响？

具体设计详情见发给James的AD20 附件，谢谢~

  • 0
    TI__Guru 51655 points

    您好，

    已经收到了您的案例，调查需要些时间，感谢您的耐心等待。

  • 0
    TI__Mastermind 46415 points

    您好，

    您似乎已经有对接的TI人员(James),我们因为隶属不同的部门无法查看您发给他的内容，如果您已经联系他了，请继续通过线下解决您的问题。

  • 0 回复 Lydia
    Prodigy 10 points

    您好，请问是否可以提供您的邮件地址，我将后续发出详细设计的AD档以供您初步评估此帖提及的两个问题，谢谢~~！！

  • 0 回复 ?? ?
    TI__Mastermind 46415 points

    您好，

    我不确定这些问题的背景。 他们是设计8层电路板、还是已经设计出面临问题的8层电路板？ 我不理解有关"对 LPDDR4自启动的影响..."的问题

    任何电路板设计都必须仔细考虑布局指南应用手册中概述的多个因素。 所有这些都可能影响操作和引导。 如果他们必须偏离应用手册中的任何建议、则应执行板级信号完整性仿真以确保成功。