This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

有关以太网与JLINK的问题

Other Parts Discussed in Thread: TMS570LS3137, DP83640, TMS570LS1227

您好:

设计硬件电路这块有些问题:

1.原理图里面关于以太网部分有RMII跟MII的区别,那些标明RMII_。。。的引脚部分也是设计MII时必须的吗?还是说设计MII连接是就不需要RMII的了

2.TMS570ls3137HDK原理图上以太网部分有圈圈标明在某些引脚上面强烈建议加入上、下拉电阻,这个为什么在官方的设计中没有加入呢?在TMS570 Control Card里面以太网的接入都是按照RMII的方式设计的,但原理图上却标明在“产品中不要使用RMII的方式”呢?那为什么还要在原理图上面只采用RMII的方式呢

3.144引脚的以太网实现可以直接按照跟HDK中的设计来?还是按照原理图中建议的部分加入这些电阻之类的东西呢?

4.关于JTAG的问题,在HDK的原理图第21页中出现了XDS100_...Jtag,MCU_...Jtag,MIPI_...Jtag,FTDI_...Jtag接口,这些只是命名方式不同吗?这些命名接口之间的关系是什么样的呢,这块如果用144引脚的TMS570ls3137芯片,这个烧写的接口采用哪种方式设计好呢?如果设计成ARM20针的JTAG引脚,在CCS中应该如何使用JLink仿真器进行调试及下载呢?

  • 芯片的数据手册中关于以太网部分也没有RMII的相关介绍,都只有MII的,原理图中为什么还要采用RMII的方式呢

  • Hi Yong,

        1. 如果你使用的是TMS570LS3137这个芯片,那么就只能用MII模式了,这个芯片不支持RMII模式。

             HDK硬件设计时,考虑兼容所有Hercules系列芯片,因为1227支持RMII,所以也保留了RMII的连接方式。

             硬件设计上需要保留的信号在技术手册(TRM)的以太网一章应该有描述。

        2. 上下拉电阻是HDK上使用的PHY芯片DP83640要用到的配置初始状态用的。所以MCU的技术手册上不会提及的。

             请参考DP83640手册上的说明。

             你说的Control card是不是使用了TMS570LS1227这颗芯片?如果是的话,1227是支持RMII的。

        3. 如果PHY使用DP83640的话,那么建议按照HDK中MII的接法来设计。

        4. HDK上自带了一个通过USB实现的XDS100v2调试器,如果您的板子不设计这个调试器的话,没必要使用FTDI相关的信号,这些信号是FTDI的USB芯片引出的用作JTAG的信号。 自己的板子只需要关心HDK上的20pin连接方法就可以了。

            建议的调试器搭配是:

              CCS配合XDS100v2

              IAR/MDK配合JLINK

            CCS也可以配合JLINK使用,但是需要下载一个插件。

            下载地址及使用方法如下:

             http://processors.wiki.ti.com/index.php/J-Link_Emulator_Support

             可以看出CCS原生并不支持JLINK,而且即便使用了这个插件,调试时还是会报一些错误(但不影响调试)。

             所以不建议CCS配合JLINK使用。

  • 感谢您的回答,关于以太网部分Control Card 是http://processors.wiki.ti.com/images/d/d0/TMS570LS31x_CNCD_SchematicRevB.pdf这个页面中提到的,但这个设计里面是TMS570LS3137的芯片,但是使用的是RMII的连接方式,但是原理图上又写了不建议使用,如下图

    不清楚这个是什么原因呢?还有,在TMS570LS3137HDK的原理图中,也出现了RMII的引脚命名方式,如果这个芯片不支持的话原理图中为什么还要这么命名呢?我这还有一个2013年3月5日的原理图(WIKI页面中的原理图是2012年8月13日),上面与WIKI页面不同的是在DP83460芯片的第40引脚上画了一个圈,下面注释到“Strongly Recommend:Add a 2.2K ohms pull-up resistor to CRS/CRS_DV signal”, 在43、44引脚上也画了一个圈,注释到“Strongly Recommend:Add a 2.2K ohms pull-down resistors to RXD_2 and RXD_3 signals”,但是原理图中并没有添加这3个电阻,WIKI页面中的原理图也没有添加,但是没有这个建议,这个是什么情况呢?

    关于JTAG的设计,采用144引脚的TMS570LS3137芯片是否可以照搬HDK中的电路部分来实现呢?

  • 您好,根据您的建议,CCS配合XDS100v2调试器,在原理图中是由两个芯片完成的,其中还有一个CPLD,那自己做板子的话这个CPLD里面的程序如何处理呢?

    由于做的是产品的设计,所以想把调试器这部分电路放在外部,想问下您有没有类似于JLink那样的XDS100V2的外部仿真器,如果有的话那么板子上需要做的是一个什么样的接口呢?这个接口跟CPU之间的线路应该是什么样的关系?有没有相关的设计资料例如PCB文件之类的参考呢?

  • 确实如您所说,用CCS配合JLink烧写时会不断的报错,但是可以正常调试,如下图:

  • Hi Yong,

        TMS570LS3137这颗芯片从数据手册和技术规格角度来说,不支持RMII模式。

        但是这个芯片中的EMAC模块本身是具有RMII功能的,具体为什么芯片不支持RMII,我也没得到详细的解释。

        总之,使用MII模式是最推荐的做法。

        CRS_DV信号在DP83640一端是作为Strap option的LED_CFG信号。上拉这个信号表示DP83640的默认工作模式为LED Mode 1。

        具体含义请参考DP83640的数据手册。

          

        

        关于XDS100v2的CPLD,下面这个链接中有它的固件下载和完整的设计资料。

        http://processors.wiki.ti.com/index.php/XDS100

        或者可以到一些供应商处直接购买独立的XDS100v2调试器。