增计数模式
输出模式7
TACCR0=15
TACCR1=3
那好吧，准确的占空比是0.25，个人觉得。
举个例子，CCR0为4，CCR1为2 ，那整个周期5个CLK，（在430里面，不同型号不知道是否完全一样，4系列的user guide是这么说的），到CCR0就SET，到CCR1就复位，那么高电平时间应该为 4,0,1，总共3CLK，低电平为2，3。
那么D=（CCR1+1）/（CCR0+1）。
每个计数器是不一样的，有些MCU做的是到0再开始复位，这个看你用什么了。理论上是这样的，个人理解。
Peter_Zheng大牛呀，你这样说我有点意见呀，我怎么感觉您好像有点故意这么说，是不是调理我或者讽刺我呀
不能说个明白一点嘛，我虽然愚钝一点，但是也有脑袋短路一下子糊涂了呀，那也犯不着这样对待我呀。我也有其它事情急着做，不就是想节省点时间直接获得一个答案么？再说我这样的问题很可能也不是别人不会像我这样一下子没转过弯来的，给一个清晰明了的解释，也会相应解决相关的疑问呀，不就是看到你们社区你们负责给我们方便么？
不过您要理解，我确实纠结呀，能不能再结合附件中CCS中Grace的几张截图帮我解释解释呢？
注：还有一张照片，详细看应该是2/3占空比，那么对于TACCR0=TACCR1=2时，时序到底是种什么情况呀？
