麻烦看看这个占空比是多少

D=0.2

兄台，多看看波形图

就是看过后才问的吆

有人说是3/16

那么如果TACCR1=4又是多少呢？

原来你纠结的是这样一个东西啊，晕。准确点的肯定是3/16啊，如果想更准确点，就是示波器测出来的为准。不知道楼主纠结这个东西的用意在哪里。如果想得到准确点的占空比，建议把基数放大些，2000/8000这样来做

用意何在？这可是原理性的问题呀

至于为什么设得这么低，自然有这样的原因

那好吧，准确的占空比是0.25，个人觉得。

举个例子，CCR0为4，CCR1为2 ，那整个周期5个CLK，（在430里面，不同型号不知道是否完全一样，4系列的user guide是这么说的），到CCR0就SET，到CCR1就复位，那么高电平时间应该为 4,0,1，总共3CLK，低电平为2，3。

那么D=（CCR1+1）/（CCR0+1）。

每个计数器是不一样的，有些MCU做的是到0再开始复位，这个看你用什么了。理论上是这样的，个人理解。

现不作评论，等待有没有专家来说明一下

个人觉得是3/16。。。或者4/16，太纠结鸟

Peter_Zheng大牛呀，你这样说我有点意见呀，我怎么感觉您好像有点故意这么说，是不是调理我或者讽刺我呀

不能说个明白一点嘛，我虽然愚钝一点，但是也有脑袋短路一下子糊涂了呀，那也犯不着这样对待我呀。我也有其它事情急着做，不就是想节省点时间直接获得一个答案么？再说我这样的问题很可能也不是别人不会像我这样一下子没转过弯来的，给一个清晰明了的解释，也会相应解决相关的疑问呀，不就是看到你们社区你们负责给我们方便么？

不过您要理解，我确实纠结呀，能不能再结合附件中CCS中Grace的几张截图帮我解释解释呢？

注：还有一张照片，详细看应该是2/3占空比，那么对于TACCR0=TACCR1=2时，时序到底是种什么情况呀？

理论上是（3+1）/（15+1）=0.25，但要根据你的时钟的精度，具体用示波器测量。

但要根据你的时钟的精度，

这一点能不能阐述一下原因？

再者能回答我一下设定TACCR0=TACCR1=2时，当TAR=2时是怎样的情况怎样的时序？

这个问题我记得您很早之前也问过，就是100%PWM的问题，找找老帖子应该有。另外，fuchong 大哥，我不存在故意说什么啊，咱都是在这一起探讨，共同进步啊。