F5529倍频后的一些问题

按照数据手册，MCLK只能跑到25MHz (当然，一定范围内的超频是允许的，但是不建议这么做，当你倍频超过系统承受的频率的时候，系统是不能正常工作的。), 但是时钟系统的外部晶体输入可以支持高达32MHz, FLL控制的DCO输出最高可达135MHz, 但是CPU的MCLK的时钟源无论是从DCO,XT1还是XT2来，分频后最好降到25Mhz以下。

其他模块可以使用的时钟源一般不会超过系统时钟，即不会超过主频，具体参数参见数据手册。