【21ic原创】【MSP430i2xx教程第三讲】24-BitΣ-Δ ADC & FlashCtl-Flash存储控制器

5.3  例程

第六章  FlashCtl-Flash存储控制器
 6.1  本章引言

6.2  函数总览

本章作业
1.        根据MSP430i2040手册，查找VCORE管脚相关信息，并查找资料给出该管脚的作用，以及在使用中如何配置。
2.        查找MSP430i2040手册，确定闪存部分的地址，以及结合例程距离如何从首地址写入16个0xF0 （字节）。 

• 2、

A提问：这个是msp430单片机自己带的AD吗？

B回复：是的，比如MSP430AFE2x3就集成了三个独立的 24 位 ΣΔ A/D 转换器

C回复：是的，430内置的外设。外设，并不一定是指的单片机外部的元器件设备，指的是，CPU核外的设备，可以集成在MCU内部

• 3、

A提问：SD24转换一次所需时间时多少，实际应用精度可以达到多少？

B回复：这个AD的 积分非线性  去到正负%0.003  还要 加上 增益误差   不同的设置增益   增益误差 是不一样的。还要加上PSR，谐波抑制比，还有温漂。 所以说  实际精度还跟 个人的 设计有很大关系 。真正来说  一个24位的AD
能做到  有效位达到18位 就不错了。AD转换时间 ，还没有查到 具体的参数。

C回复：采用了中断检测模数，你不用考虑一次的时间，什么时候转换完成，什么时候返回结果。不过应该不慢的，这里用了库函数，如果直接寄存器操作估计更快。实际速度，参考该系列用户手册，在第一课里面有下载。

• 4、

关于数字格式（data format）和分组(group)的问题
1.数据格式
查看数据手册，已channel0 为例，看SD24CCTL0 Register可以知道，bit4为SD24DF，作用是选择data format
SD24 data format
0b = Offset binary(偏移二进制码)
1b = 2s complement（二进制补码）
偏移二进制码

　偏移二进制码(又叫移码)是在二进制码的基础上加一个偏移量得到的。n位二进制数±D讠的偏移二进制码为
                

　　式中的2n乃就是偏移量。例如，一个3位二进制的数Di＝+110，则其相应的偏移二进制码为

其实偏移二进制码就是将补码的最高位取反

因此上面的介绍中说：Param具体成员SD24_initConverterAdvancedParam::dataFormat描述为数据格式，二进制或2的补码形式是错误的
2、分组
还是寄存器SD24CCTL0 Register
bit0为SD24GRP，作用
SD24 group. Groups SD24 channel with next higher channel. Not used for the last channel.
0b = Not grouped
1b = Grouped

 
其中模式Group of Channels, Single Conversion 以及Group of Channels, Continuous Conversion都是用到该位的
连续的SD24通道通过SD24GRP位可以组合在一起成为同步转换，将通道的SD24GRP位置位可以将它和下一个通道组合在一起。比如，将channel0 的SD24GRP位置位和channel1组合，此时channel1是主通道，通过该通道的SD24SC位使能或者禁止该组所有通道的转换。清除主通道的SD24SC位将会马上停止该组所有通道的转换。因此推荐在清除SD24SC位前读数据避免读到不准确的数据。
我个人感觉分组类似于多路AD转换时，先将各路数据锁存起来，然后所有路同时AD转换的功能，

• 5、

A提问：

根据图5.2内部应该有7个通道的ADC,其中通道0~5是测量外部信号用，通道6是测量温度传感器模块的。
输入通道可以选择模拟通道和温度通道，选择温度通道话只有一个，如果选模拟通道具体选择那个呢？0~5?
inputChannel = SD24_INPUT_CH_ANALOG; // Input from analog sig对这个sd24通道选择不太懂

B回复：

让我轻轻地告诉你，你的这个问题，你需要查看具体型号手册，查看不同的封装，你会发现，不同封装，封装进去的ADC通道量是不同的，在MSP430i2040系列里，有封装三个的，也有封装进去4个的，因此外部的ADC通道入口是不确定的，但是系统核心模块设计时候提供的最大值是7个，其中一个是内置温度传感器接口，对外设计的接入能力最大是4个，另外的两个通道是为其他功能，具体是几个可用，根据所选型号和封装来确定。

• 6、

之前在其它单片机上接触到的基本上都是SAR型ADC，在这篇教程中接触到Σ-Δ型ADC，找了一些关于ADC种类的相关资料。
1．逐次逼近型
逐次逼近型ADC是应用非常广泛的模/数转换方法，它包括1个比较器、1个数模转换器、1个逐次逼近寄存器（SAR）和1个逻辑控制单元。它是将采样输入信号与已知电压不断进行比较，1个时钟周期完成1位转换，N位转换需要N个时钟周期，转换完成，输出二进制数。这一类型ADC的分辨率和采样速率是相互矛盾的，分辨率低时采样速率较高，要提高分辨率，采样速率就会受到限制。

优点：分辨率低于12位时，价格较低，采样速率可达1MSPS；与其它ADC相比，功耗相当低。

缺点：在高于14位分辨率情况下，价格较高；传感器产生的信号在进行模/数转换之前需要进行调理，包括增益级和滤波，这样会明显增加成本。

2．积分型ADC
积分型ADC又称为双斜率或多斜率ADC，它的应用也比较广泛。它由1个带有输入切换开关的模拟积分器、1个比较器和1个计数单元构成，通过两次积分将输入的模拟电压转换成与其平均值成正比的时间间隔。与此同时，在此时间间隔内利用计数器对时钟脉冲进行计数，从而实现A/D转换。

积分型ADC两次积分的时间都是利用同一个时钟发生器和计数器来确定，因此所得到的D表达式与时钟频率无关，其转换精度只取决于参考电压VR。此外，由于输入端采用了积分器，所以对交流噪声的干扰有很强的抑制能力。能够抑制高频噪声和固定的低频干扰（如50Hz或60Hz），适合在嘈杂的工业环境中使用。这类ADC主要应用于低速、精密测量等领域，如数字电压表。

优点：分辨率高，可达22位；功耗低、成本低。

缺点：转换速率低，转换速率在12位时为100～300SPS。

3．并行比较A/D转换器
并行比较ADC主要特点是速度快，它是所有的A/D转换器中速度最快的，现代发展的高速ADC大多采用这种结构，采样速率能达到1GSPS以上。但受到功率和体积的限制，并行比较ADC的分辨率难以做的很高。

这种结构的ADC所有位的转换同时完成，其转换时间主取决于比较器的开关速度、编码器的传输时间延迟等。增加输出代码对转换时间的影响较小，但随着分辨率的提高，需要高密度的模拟设计以实现转换所必需的数量很大的精密分压电阻和比较器电路。输出数字增加一位，精密电阻数量就要增加一倍，比较器也近似增加一倍。

并行比较ADC的分辨率受管芯尺寸、输入电容、功率等限制。结果重复的并联比较器如果精度不匹配，还会造成静态误差，如会使输入失调电压增大。同时，这一类型的ADC由于比较器的亚稳压、编码气泡，还会产生离散的、不精确的输出，即所谓的“火花码”。

优点：模/数转换速度最高。

缺点：分辨率不高，功耗大，成本高。

4．压频变换型ADC
压频变换型ADC是间接型ADC，它先将输入模拟信号的电压转换成频率与其成正比的脉冲信号，然后在固定的时间间隔内对此脉冲信号进行计数，计数结果即为正比于输入模拟电压信号的数字量。从理论上讲，这种ADC的分辨率可以无限增加，只要采用时间长到满足输出频率分辨率要求的累积脉冲个数的宽度即可。

优点：精度高、价格较低、功耗较低。

缺点：类似于积分型ADC，其转换速率受到限制，12位时为100～300SPS。

5．∑-Δ型ADC
∑-Δ转换器又称为过采样转换器，它采用增量编码方式即根据前一量值与后一量值的差值的大小来进行量化编码。∑-Δ型ADC包括模拟∑-Δ调制器和数字抽取滤波器。∑-Δ调制器主要完成信号抽样及增量编码，它给数字抽取滤波器提供增量编码即∑-Δ码；数字抽取滤波器完成对∑-Δ码的抽取滤波，把增量编码转换成高分辨率的线性脉冲编码调制的数字信号。因此抽取滤波器实际上相当于一个码型变换器。

优点：分辨率较高，高达24位；转换速率高，高于积分型和压频变换型ADC；价格低；内部利用高倍频过采样技术，实现了数字滤波，降低了对传感器信号进行滤波的要求。

缺点：高速∑-△型ADC的价格较高；在转换速率相同的条件下，比积分型和逐次逼近型ADC的功耗高。

6．流水线型ADC
流水线结构ADC，又称为子区式ADC，它是一种高效和强大的模数转换器。它能够提供高速、高分辨率的模数转换，并且具有令人满意的低功率消耗和很小的芯片尺寸；经过合理的设计，还可以提供优异的动态特性。

流水线型ADC由若干级级联电路组成，每一级包括一个采样/保持放大器、一个低分辨率的ADC和DAC以及一个求和电路，其中求和电路还包括可提供增益的级间放大器。快速精确的n位转换器分成两段以上的子区（流水线）来完成。首级电路的采样/保持器对输入信号取样后先由一个m位分辨率粗A/D转换器对输入进行量化，接着用一个至少n位精度的乘积型数模转换器（MDAC）产生一个对应于量化结果的模/拟电平并送至求和电路，求和电路从输入信号中扣除此模拟电平。并将差值精确放大某一固定增益后关交下一级电路处理。经过各级这样的处理后，最后由一个较高精度的K位细A/D转换器对残余信号进行转换。将上述各级粗、细A/D的输出组合起来即构成高精度的n位输出。

优点：有良好的线性和低失调；可以同时对多个采样进行处理，有较高的信号处理速度，典型的为Tconv<100ns；低功率；高精度；高分辨率；可以简化电路。

缺点：基准电路和偏置结构过于复杂；输入信号需要经过特殊处理，以便穿过数级电路造成流水延迟；对锁存定时的要求严格；对电路工艺要求很高，电路板上设计得不合理会影响增益的线性、失调及其它参数。

• 7、

  MSP430I23xxx 系列  SD24 功能小分解。 SD24  AD转换功能功能的强大 大家可以看介绍就行了。下面专门针对读者两个比较困惑的问题发表一下。
        第一个是 输入通道 跟转换器之间的关系。一看  介绍  ，此 AD有4个独立的AD转换核心 还每个converter都可以通过 SD24INCHx
（x代表1,2,3,4.   ，4个converter的输入通道选择寄存器）来选择不同的输入通道。 如下图红色方框圈住的就是输入通道控制寄存器SD24INCTLX
其中的三个位（SD24INCHx）。

。
 
大家 看到这里  就会想， 哇塞 好多AD口啊  ，4个converter  通过SD24INCTLX 的三个位来切换，就有4X8=32 个模拟输入通道哦（可能还有别的想法，或者4个converter可以随意接到这上面的8个通道的 任何一个）。但是  事实个这个是有50%的误差的 ，为什么是百分之50呢。就是分开模拟输入通道与 温度传感器通道来说的。  对 温度传感器通道来说（温度传感器通道在第六通道），确实是这样子的 ，就是4个converter 都可以分别选择到温度传感器这个通道上。（能不能一起选，没试过，现实使用我估计也没人这么用法）。但是模拟输入通道，就不是这个样子的了，前面6个模拟输入通道选择（实际上这个系列的MCU 根本就没有6对模拟输入 我暂时看的这个系列的所有CPU，最多只有4对），应该是说跟各个converter绑定在一起的 。 举个例子说明下，  比如说你选择了converter0，那么不管你选择那个通道（0,1,2,3,4，5，除了第六个是连接内部温度传感器的外）。你实际的物理模拟输入通道 ，只会是A0.0。  证据在那里呢？看 MSP430i2xx Family user guide的SD24部分的  输入控制寄存器SD24INCTLX（x代表0,1,2,3）中的输入通道控制寄存器位 ，大家看红色圈圈圈住的  是不是都是指向同一个模拟通道啊 ？！  所以 ，在编程之中 ，就只有SD24_INPUT_CH_ANALOG 与SD24_INPUT_CH_TEMPERATURE这两个参数的区分，并不区分输入的 1,2,3,4,5通道。用户选中相对的converter之后，只要确定是模拟输入 还是温度输入就行了。


   

第二个功能 就是此AD的  分组功能。此功能在通道控制寄存器的第1位上（SD24GRP）。所以，param的第三个成员参数，就是为了设置这个位的。 把4个converter 分组有什么好处呢？正常我们控制AD的时候，都是一个一个的控制 ，就是一个一个通道的分别分时采集。SD24分组后，就可以同时同步的进行不同的通道或者说 不同的converter进行同步的采集。分组就是为了实现这个同步采集的的功能。在分组中 ，只需要对其中一个converter进行转换，那么跟他一组的 converter 也会同步进行转换。这就是所谓的同步数据采集。 举个例子：假如你把4个converter 都弄成了同一组，那么你只需要对第四个converter进行控制转换，其它的三个converter就会同时跟着进行自动转换了，不用对每一个converter都进行一次SD24_startConverterConversion的操作。

• 8、

举个例子说明下，  比如说你选择了converter0，那么不管你选择那个通道（0,1,2,3,4，5，除了第六个是连接内部温度传感器的外）。你实际的物理模拟输入通道 ，只会是A0.0。

楼上any分析的很透彻。 图上也确实是这样的。
      

这是chanel 1的图，   A1.0+, A1.0-   对应的都是    000  to 101.
看了下用户手册   SD24INCHx 选择  ：A0.0+，A0.0- ；A1.0+，A1.0- ； A2.0+, A2.0- ；A3.0+, A3.0- 对应的都是 000 to 101 

• 9、

A提问：msp430 flash 的Main memory(64Kbyte) 即可以存代码，又可以做为eeprom使用，我怎样才能知道哪个地址里面存的是代码，哪个地址里面是我当做EEPROM可以使用的呢？我在写程序的时候，该怎样去指定地址？

B回复：一般注存储器存放代码，信息存储器可当做EEPROM存放数据,也可以自己定义要存放的地，自定义存放代码的地址就要通过修改Linker文件来进行了或者CCS下的CMD文件。

• 10、

楼主讲的详细明白，清晰易懂，比直接看英文的那个好多了，英文的顺序乱七八糟的。还有结合例程可以很容易理解SD24模块的使用方法，例程给出了几种常用方法。另外我没有看楼主教程时候，我还以为SD24是个SD卡控制器呢，原来不是，是个ADC。
      例程文件1，根据描述知道，这是个按组连续转换。组分贝是0,1,2三个通道组在一起，转换完成后触发中断。ACLK = 32kHz, MCLK = SMCLK = Calibrated DCO = 16.384MHz, SD_CLK = 1.024MHz，这个完全可以根据前两课的内容搞定。很简单，前两节课讲的非常好，一看就懂。根据主函数，可以知道，第一部还是通过    WDT_hold(WDT_BASE);关闭看门狗，因为这里不用它。接下来就是要配置参考电压，这里选了内部的，在CCS里可以弹出来选项，很方便，不用死记，其实也没什么，就那两三种嘛。下面就是配置组员--3个通道的配置，仔细看，会发现     SD24_initConverterAdvancedParam param = {0};这句就写了一次，后面紧跟着3个通道的配置，也就是说这个结构体变量是供3个配置函数分别使用的，当配置完通道0，那么就写入到高级配置里，之后再次配置这个结构体变量，当然这次是为通道1配置的，同样结束写入高级配置函数，我们看到0和1配置一样的，而在配置通道2的时候，就不同了，这里参数显示是非分组，也就是不跟前两个作为一个队列，大概这个意思吧。其他都一样，同样写入高级配置。我们发现高级配置其实就是跟着结构体初始化函数的。因为通道2要采用中断，毕竟在初始化参数时候是不启动相关的中断功能的，这里才开始对通道2启动中断使能。也就是转换中断，延时一下，稳定好内部的参考电压，因为这个时候才启动相关的参考电路。毕竟430是超低功耗的，也就体现这里，不用的模块统统自动关闭的。
现在可以开始启动转换通道2了。后面的中断函数头，可以照葫芦画瓢了，不同的编译软件选择不同的开头。后面都是一样的，我们看到当发生中断时候就启动了读取转换结果的程序。

• 11、

闪存控制器这个应该比较简单的。
库函数做的好，版主讲的也比较明白。特别是那个例程也很简单。
首先这个要根据选择的芯片具体型号确定内存空间，然后通过宏定义确定个开头，还有段长度，或者说是块长度。
关于这个东西都是要指针开头的，我记得电脑上的C语言编程，关于存储文件读写的，也是个*FILE 指针操作。
    uint32_t *flashPtr = (uint32_t *)SEGSTART;这里就是这句打头的，获取开头的地址传递给指针flashPtr.
之后一如既往的关闭看门狗。
下面就是要配置时钟了，因为后面要配置闪存的时钟。所以这里肯定要开头配置系统时钟，默认选择内置电阻模式就行了，这个直接就是16.384MHz.轻松获取标准时钟信号就靠它了。
配置完时钟初始化信号，当然不分频，默认保持16.384，
下面就可以配置闪存时钟了，这里选择了390KHz,要填入具体的数字，1K=1024B ,所以这里填入了390095，第二个参数就是系统时钟，刚才没有分频所以还是16384000，第三个直接FLASHCTL_MCLK.
解锁信息存储区，教程讲的明白，要操作必须解锁。之后通过填充函数，把前面定义的常数Value通过指针flashPtr,按照4个一队方式写入到指定的地址头。之后锁定信息区。
简单易懂。根据自己需要还可以写入某个地址的东西，这个需要传递过去地址，不是值。

• 12、

普及一下过采样技术吧，
可采用过采样技术。
    过采样技术是一种以牺牲采样速度来提高ADC分辨率的技术。如果单片机的12位AD，每秒采集10个数据，即采样率为：10/秒。根据过采样技术，每提高1位ADC分辨率，需要增加4倍的采样率。从12位AD提高到14位AD，一共提高了2位，所以需要把采样率提高2 * 2 * 2 * 2 = 16倍。原来在100mS之内只采集一个数据，现在需要在100mS之内采集16个数据了。然后，我们把这16个数据累加，再把累加值右移2位，这样就得到过采样之后的14位ADC。
    需要注意的是，过采样技术会限制输入信号的频率。根据采样定律，采样率最少是输入信号的2倍才能将信号还原。当需要提高n位的ADC分辨率时，采样率又得提高4*n倍。单片机的12位ADC的最高采样率为1MHz，如果要达到14位的ADC分辨率，那么输入信号的频率就不能超过：1M/2/15 = 31.25KHz。
    最后提醒：分辨率的提升到14位并不是精度也能提升14位。

• 13、

我说一下我对API驱动库函数的理解，不知道是不是准确？
：各种函数的组合使用实现所需要的较为实际的用途，各个API函数实现了基本的功能操作。由基本操作构建实际中的用途，有点类似cpu中RISC的意思。
比如说要实现cpu的bootloader，可能就是各flash控制器的API函数、时钟系统的API函数等驱动库函数的组合。

但是怎么组合是设计者自己的思想了，若对硬件结构熟悉，是不是写出的代码可以执行的很快，bug也少？？？？

• 14、

A提问：SD24转换一次所需时间时多少，实际应用精度可以达到多少？

B提问：转换一次的时间应该和转换模式、通道选择、数据格式、延时设置、过采样率、增益等有关，不太能够情况下所需的时间应该不一样。
理论上，精度是24位的，至于实际应用的精度就不是很清楚了，但是知道这个参数有没有很大的意义呢？理论上的值知道了是不是就差不多了？

• 15、

以前在学校用过430系列的单片机，确实是挺不错的单片机呢，记得那时候还没有i系列吧。正好最近做项目查资料看到这个了，我就来说两句好了。曾经做项目用过TI的ADS131，也是Sigama Deta的24位AD，最近比较忙，没时间学这个新单片机了。i系列居然可以库函数操作了，点个赞。
我来的讲一讲ΣΔ的原理吧，因为当时用这个的时候也挺困惑的，和普通AD不一样，多了很多新的词汇。调制器啊，抽取滤波器什么的。也便于大家理解Σ-ΔADC原理吧，用起来也更明白一点。大部分是出于自己的理解，小部分解释起来太裹人，就copy的啦，大家参考着看一看吧。
———————————————————分割线—————————————————
Sigma-Delta ADC的基本工作原理：
ADC先对信号进行过采样，再然后用负反馈网络对量化的噪声进行低频衰减，对高频噪声进行放大，从而把大部分噪声功率整形到信号频带之外，最后用数字滤波器滤除带外噪声，达到提高精度的目的。
这样说来其实也很难理解，接下来还得讲一讲其他的一些基本概念。

基本流程：
输入模拟信号——>抗混叠低通滤波器——>Σ-Δ调制器——>数字低通滤波器(数字抽取滤波器)——>输出数字信号

抗混叠滤波器：
作用是抑制输入信号中超过奈克斯特频率的高频噪声，避免输出信号被混叠进来的高频信号干扰。

过采样：
MCU要想处理模拟信号，ADC必须要将输入的模拟信号转换为数字信号，而要想转换为数字信号，就必须要经过量化和编码，由于数字信号是离散的，所以必定会引入误差，量化误差也称作量化噪声。我们知道，要想使量化噪声的功率密度越小，也就是高的信噪比，我们要么提高采样频率f，要么增加分辨位数n。而当提高采样频率时，就相当于提高了AD的分辨率，Σ-Δ ADC就是通过提高采样频率的方法来增强信噪比，称为过采样法。这样就解释了什么是过采样。

Σ-Δ调制器（作用是噪声整形）
如果在过采样的同时还能够对量化噪声的分布做出改变，使其与所采信号所在的频带分离开来，那么通过频域铝箔就能够有效出去量化噪声，进一步提高信噪比，进一步的提高采样精度，这种方式称为噪声整形，在Σ-Δ ADC中，噪声整形是通过Σ-Δ调制来实现的。
简单来说，调制器对输入有低通作用，对量化噪声具有高通作用，将量化噪声集中到了输出的高频带内，改变了噪声的频域分布，也就实现了噪声整形。所以说调制器是Σ-Δ ADC的关键。
对于整形之后的输出，( 0--fs/2)内的低频带内是有用的信号，高频部分(fs/2—Kfs/2)是量化噪声，通过数字低通滤波器，可以有效滤除量化噪声，从而提高信噪比。（fs是采样频率）


数字低通滤波器(数字抽取滤波器)：
一般地，为了便于传输和存储，在无混叠情况下能够还原原始信号，会对滤波之后的输出信号从过采样频率Kfs降低到奈奎斯特频率fs。这里的数字低通滤波器采用的是数字抽取滤波器，这种滤波器通过对输入的每M个数据抽取一个的重采样方法，使输出速率低于原来的过采样速率，选择合适的M，就可以得到高信噪比又满足频率条件的输出信号。在相同的过采样速率Kfs条件下，M越大，滤波半径（Kfs/（2M））越小，噪声滤除越明显，信噪比就越高。

• 16

 对于 选择参考REF，是内置参考电压，还是选择外置参考电压。
        我想到一种方法就是都选，而且确保内部外部参考电压一样，通过内外采集的转换的结果比较，看看偏差么样，如果是自己给的一个固定的被采样的电压之，那就更好，可以通过此方法确定，内外采样的准确度。
   //  SD24_init(SD24_BASE, SD24_REF_INTERNAL); 
// SD24_init ( (SD24_BASE,SD24_REF_EXTERNAL )；


//这里假设给定一个被采样的电压为1.5V
#define    RealResults     (1.5)


unsigned long  SD24_Conversion_Results(uint8_t referenceSelect);


void mian(void)
{
     unsigned long results1，results2;
      results1=SD24_Conversion_Results( SD24_REF_INTERNAL)；
      results2=SD24_Conversion_Results( SD24_REF_EXTERNAL);
      //后面就是简单的比较转换后与实际的值的偏差
     // 当然需要多长测试比较，才好确定
       
}


unsigned long  SD24_Conversion_Results(uint8_t referenceSelect)
{

• 17、

配置SD24 转换器——高级配置，确实非常重要，可依据不同的情况，不同的要求，配置相应的参数
  SD24_initConverterAdvancedParam param = {0};
param. converter = SD24_CONVERTER_2; // Select converter
param. conversionMode = SD24_SINGLE_MODE; // Select single mode
param. groupEnable = SD24_NOT_GROUPED; // No grouped
param. inputChannel = SD24_INPUT_CH_ANALOG; // Input from analog signal
param. dataFormat = SD24_DATA_FORMAT_2COMPLEMENT; // 2’s complement data format
param. interruptDelay = SD24_FOURTH_SAMPLE_INTERRUPT; // 4th sample causes interrupt
param. oversampleRatio = SD24_OVERSAMPLE_256; // Oversampling ratio 256
param. gain = SD24_GAIN_1; // Preamplifier gain x1
SD24_initConverterAdvanced(SD24_BASE, ¶m);
这里说下关于这一项  数据格式 ，我的理解
SD24_initConverterAdvancedParam::dataFormat 数据格式，二进制或2 的补码形式

 

如图可以看出，当电压输入在  −VFSR  与+VFSR 之间时， 如果以 −VFSR 对应0x0000  ,  +VFSR  对应 0xFFFF
也就是说，输入为 −VFSR，转换结果为 0x0000   ,输入为 0，转换结果为 0x8000
输入为 +VFSR，转换结果为 0xFFFF, 输出都是正的， 这应该就是所说的 二进制 格式


同样 当输入为 −VFSR，转换结果为 0x8000   ,输入为 0，转换结果为 0x8000，输入为 +VFSR，转换结果为 0x7FFF, 
此时就有正负之分，所以必须用到 2 的补码形式 ，负数在计算机存储必须用到补码

• 18、

本章作业1：根据MSP430i2040手册，查找VCORE管脚相关信息，并查找资料给出该管脚的作用，以及在使用中如何配置。
→管脚功能：Regulated core power supply(internal useonly,noexternalcurrentloading)，典型大小为1.83V。
在使用中注意：VCORE is for internal use only.No external current loading is possible.VCORE should only be connected to the recommended capacitor value 。
其中，Recommended capacitor at VCORE is：470nF。同时，PCB布线时尽可能的使该电容靠近芯片引脚。
提问：
规格书14页表5.3中，Cvcc/Cvore（min）=10，由于Cvore规格书中已经给出了Cvore的推荐值为470nF，是否说明Cvcc外接电容大小最小必须满足4.7UF或更大呢？

• 19、

刚跟上第三讲的内容，看到那个24位的ADC，采用了过采样，我记得是可以在程序中使用过采样的方法，同样可以实现高分辨率的ADC，只是周期较长，如果不要求连续的高精度，可以采用程序处理的方法吧。（愚见）
那个FLASH的看着真心头大，以前基本没有处理过FLASH的片子，需要慢慢消化了

• 20、

A提问：SD24 模块 24-BitΣ-Δ模数转换器,听起来就比较高大上，24位那采样精度的确很高，而且还采用二阶Σ-Δ架构， 实现一个16位分辨率的一个简单的1位ADC需要过采样率为4^15 = 1.073.741.824，这是不切实际的，那实际应该是什么样呢？

B回复：我的理解是， 实际应该是通过调制器，把噪声功率谱向高频带推移，从而增加信噪比，进而使得在相同的过采样率下，达到更高的分辨率，例如：加调制器之前增加4倍过采样率可以增加6dB信噪比，加一阶调制器之后增加2倍过采样率可以增加9dB信噪比。加二阶调制器之后增加2倍过采样率可以增加15dB信噪比。顺便提一下，增加信噪比可以增加AD的分辨率的，这里说的24-BitΣ-Δ ADC 其实是通过某些技术手段使得其分辨率达到等同于24位ADC的分辨率。并不是里面的ADC有24位。-----这是我看了资料以后的理解，如有失误之处请纠正，下面将我参考的资料贴出来，完整的文档我之前已上传，有兴趣的朋友可以看一看。

部分原文如下：
什么叫过采样?
首先，考虑一个传统ADC 的频域传输特性。输入一个正弦信号，然后以频率 fs 采样--按照 Nyquist定理，采样频率至少两倍于输入信号。 从 FFT 分析结果可以看到，一个单音和一系列频率分布于 DC到 fs /2间的随机噪声。这就是所谓的量化噪声，主要是由于有限的 ADC 分辨率而造成的。单音信号的幅度和所有频率噪声的 RMS 幅度之和的比值就是信号噪声比(SNR)。对于一个 Nbit ADC，SNR 可由公式：SNR=6.02N+1.76dB 得到。为了改善 SNR 和更为精确地再现输入信号，对于传统 ADC 来讲，必须增加位数。 
       如果将采样频率提高一个过采样系数 k，即采样频率为 kfs，再来讨论同样的问题。FFT 分析显示噪声基线降低了， SNR 值未变，但噪声能量分散到一个更宽的频率范围。 Σ-Δ 转换器正是利用了这一原理，具体方法是紧接着 1bit ADC 之后进行数字滤波。大部分噪声被数字滤波器滤掉，这样，RMS噪声就降低了，从而一个低分辨率 ADC，Σ-Δ转换器也可获得宽动态范围。 那么，简单的过采样和滤波是如何改善 SNR 的呢?一个 1bit ADC 的 SNR 为 7.78dB(6.02+1.76)，每4倍过采样将使 SNR 增加6dB，SNR 每增加6dB 等效于分辨率增加 1bit。这样，采用1bit ADC 进行 64 倍过采样就能获得 4bit 分辨率;而要获得 16bit 分辨率就必须进行 415 倍过采样，这是不切实际的。Σ-Δ 转换器采用噪声成形技术消除了这种局限，每 4 倍过采样系数可增加高于 6dB 的信噪比。

噪声成形：
Σ-Δ调制器包含 1个差分放大器、1个积分器、1 个比较器以及1个由1bit DAC（1个简单的开关，可以将差分放大器的反相输入接到正或负参考电压）构成的反馈环。反馈DAC的作用是使积分器的平均输出电压接近于比较器的参考电平。调制器输出中"1"的密度将正比于输入信号，如果输入电压上升，比较器必须产生更多数量的"1"，反之亦然。积分器用来对误差电压求和，对于输入信号表现为一个低通滤波器，而对于量化噪声则表现为高通滤波。这样，大部分量化噪声就被推向更高的频段。和前面的简单过采样相比，总的噪声功率没有改变，但噪声的分布发生了变化。    
   现在，如果对噪声成形后的Σ-Δ调制器输出进行数字滤波，将有可能移走比简单过采样中更多的噪声。这种调制器（一阶）在每两倍的过采样率下可提供 9dB的SNR 改善。

• 22、

从首地址写入16个0xF0 （字节）

1.通过循环的写的方式来实现写入，不知实际有没问题

直接写入16个 一样的字符型数据

• 23、

1、根据MSP430i2040手册，查找VCORE管脚相关信息，并查找资料给出该管脚的作用，以及在使用中如何配置。
VCORE管脚相关信息：VCORE是MSP430i2040的第14号管脚
 
管脚的作用：Regulated core power supply (internal use only, no external current loading).
使用中如何配置：
 

• 24、

2、查找MSP430i2040手册，确定闪存部分的地址，以及结合例程距离如何从首地址写入16个0xF0 （字节）。

#include "driverlib.h"

// Address of the beginning of the Flash Information Segment
#define SEGSTART 0x1000
// Number of bytes within segment to write
#define SEG_LEN 0x10

unsigned char value = 0xF0; // 8-bit value to write to segment

void write_InfoSeg(uint32_t value);

void main(void) {
// Pointer to beginning of Flash segment
uint32_t *flashPtr = (uint32_t *)SEGSTART;

// Stop WDT
WDT_hold(WDT_BASE);

// Setting the DCO to use the internal resistor. DCO will be at 16.384MHz
CS_setupDCO(CS_INTERNAL_RESISTOR);

// Setting MCLK to DCO / 1. MCLK = 16.384MHz.
CS_initClockSignal(CS_MCLK, CS_CLOCK_DIVIDER_1);

// MCLK for Flash Timing Generator
// Flash clock will run at ~390kHz. Datasheet recommends 257kHz - 476kHz
FlashCtl_setupClock(390095, 16384000, FLASHCTL_MCLK);

FlashCtl_unlockInfo();
FlashCtl_write8(&value, flashPtr, SEG_LEN / 4 * 16);
FlashCtl_lockInfo();

while(1)
{
// Set breakpoint to view memory
__no_operation();
}
}