• 状态 TI Thinks Resolved
  • 已锁定 已锁定
  • 回复 6 回复
  • 答案 1 答案
  • 订户 56 订户
  • 视图 335 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

TPS6521905-Q1: TPS6521905-Q1

Ying Jin
Prodigy 10 points
Part Number: TPS6521905-Q1

电源拓扑： 一级DCDC 输出5V → PMCI TPS6521905-Q1

睡眠模式下：关闭一级DCDC EN脚  关断5V

TPS6521905-Q1 VSEL配置为DDR3供电，硬件上10K上拉至MCU VCC(3.3V),  输出1.35V

在低功耗模式下，一级电源DCDC使能关闭，5V不输出，但DCDC_5V存在2.2V电压，排查：将VSEL上拉去掉，睡眠模式下DCDC_5V=0V

hlep！

  • 0
    TI__Mastermind 37430 points

    感谢您对TI产品的关注！
    关于你的咨询，我们正在确认你的问题，稍后回复您。

  • 0
    TI__Mastermind 37430 points

    你现在的问题是你的一级DCDC5V输出网络在关断的情况下仍有输出，排查发现是VSEL的上拉电阻导致的？

    请提供详细的系统框图和电路原理图。

  • 0 回复 Vivian Gao
    Prodigy 10 points

     

    您好，是的 VESL上拉去除后，一级DCDC关断下正常

  • 0 回复 Ying Jin
    TI__Mastermind 37430 points

    当VSEL被拉到3.3V并且VSYS（5V）被移除时，我看到VSYS保持在1.1V的高电平，当VSYS被拉到GND时，VSYS变为0.75V。
    不同引脚之间总是有内部本征结型二极管，对于没有电源但其他引脚被拉高的PMIC来说，这不是正常的应用。
    当DCDC_5V变为2.2V时，PMIC是否以1.35V为DDR3供电？
    PMIC VSYS UVLO下降约为2.2V，因此我预计PMIC应该关闭。

  • 0 回复 Vivian Gao
    Prodigy 10 points

    1.第一次测试的时候我也测试到了VSYS保持在1.1V的高电平情况，但后续我未再测到，多块PCBA都是2.2V

    2.当DCDC_5V变为2.2V时，PMIC所有输出均不输出，为0V

    3.目前解决方案：硬件10K下拉通过软件切换睡眠和工作模式下不同电平，避免PMCI没有电源下的其他引脚被拉高的情况，是否可以？

       但datasheet这个注意点是需要硬件上拉的意思吗

  • 0 回复 Ying Jin
    TI__Mastermind 37430 points

    很高兴知道，当DCDC在睡眠模式下关闭时，PMIC输出为0V。
    数据表中提到，正常运行时，I/O引脚电压不得超过VSYS。
    为了避免这种情况，将VSEL拉到GND是可以的，但要让Buck3在1.35V下为DDR3供电，需要将Buck3_VSET设置为1.35V，同时将VSEL拉到GND。
    关于Buck3电压与VSEL配置，请参阅数据表VSEL_SD/VSEL_DDR配置选项表。