如下图所示:只有1对Q1,Q12 MOS管时,可以正常驱动开关;当并联Q2,Q14时,mos不能打开,pd/pu输出0。请问这个大概什么原因?谢谢!
mos管Qg约230nc,4个mos并联时,Cbst大概需要1uf电容。
当前Cbst是1uf, 修改成3uf也同样情况,不能驱动2对mos。

如下图所示:只有1对Q1,Q12 MOS管时,可以正常驱动开关;当并联Q2,Q14时,mos不能打开,pd/pu输出0。请问这个大概什么原因?谢谢!
mos管Qg约230nc,4个mos并联时,Cbst大概需要1uf电容。
当前Cbst是1uf, 修改成3uf也同样情况,不能驱动2对mos。

对于 EVM,Q2 和 Q14 默认是已安装的。你没法开箱即用地让它工作吗?还是在你移除 Q2 和 Q12 并尝试重新安装后,它就不再工作了?
既然你报告 PU/PD = 0V,你能确认 INP = 高电平且 FLT = 低电平吗?
感谢回复!我是参考这个evm原理图重新制作的板,出现上面的情况。PU/PD对GND约 -0.7v,SRC对GND约 -0.7v。INP是高电平5v,FLT也是高电平5v。DIODE引脚目前是短路接GND,因为当焊接NPN 3904三极管后,tps48111器件pu/pd输出0,FLT_T输出低电平报警。
芯片供电VS引脚的D10短路,D11没有。INP_G默认下拉,没有使用预充功能。输入电压30-50v。目前测试输出是5欧电阻负载,没有大容量电容。

非常感谢您提供的所有细节。对于一个纯电阻5欧姆的负载,您只需拉取约10安培的电流,这对该设备来说非常简单。
如果FLT保持高位且您的INP为HIGH,Gates应无任何问题。
能否请您提供包含Vs、Pu/PD、SRC、BST及+BST-SRC的波形?
你是否已在多块板上确认过这种情况?请再次检查你的焊接工作,确保场效应晶体管已正确安装。使用>1uF的去耦电容应该没有问题。
第1张图中Vs对地波形标注有误,不是芯片的Vs引脚对地,而是SRC引脚对地的波形。
在第一张图中,栅极电压似乎仅比SRC高出约6V,这刚好达到BST-SRC欠压锁定阈值。 第二张图中,您的BST和SRC波形看起来几乎相同。 能否展示BST-SRC的数学运算波形?可以缩小时间轴刻度吗? 我主要想从数据手册中看到类似这样的成像效果:

您应该能够在BST-SRC上看到锯齿
从波形来看,栅极驱动器似乎正在向上拉动FET栅极,但只是短暂的。这种突然的转变让我相信你正在经历FLT。你提到不使用预充电。你的电路板输出上有电容器吗?>10nF?
从你损坏的FET来看,听起来你的FET电流太大,或者可能是过电压?

BST引脚、SRC引脚是这样的波形。
现在实验输入电压30v,输入47uf电解电容,输出没有电容,只有10欧电阻负载,电流正常30v/10R=3A。EN=0, 万用表测量pu/pd电压为-0.4v,BST引脚电压11.6v;EN=1,万用表测量pu/pd电压为1.8v,BST电压8.5v.

如果是1对MOS管,能正常驱动。EN=1后,BST 和SRC波形是这样的。



我尝试将BST电容由1uf增加到10uf,驱动2对mos管也不行。上面波形是EN=1时,不同电容对应的 BST SRC引脚的电压。
10 uF太大了,CBST的尺寸过大可能会造成问题,因为正确充电需要更长的时间。1 uF应该没问题。
当EN=0时,BST引脚应为0V。EN=1打开电荷泵。你会在栅极引脚上看到周期性的1.8V光点,这是有道理的,但此时BST也应该更接近10V。如果你看到的是8V,我想知道你是否有某种电荷泵崩溃是由栅极和src之间的短路引起的。
我也不确定你的一些波形。

这里你说它工作正常,但看起来BST-SRC=0V,BST和SRC都显示30V?(BST应比SRC高~10V)
BST和SRC在所有波形中看起来都是一样的。
谢谢!可能这个IC损坏了,因为EN=0时,BST引脚上测量到是11.6v电压。我说的“正常工作”确实是BST比SRC高10V多,上图示波器中BST电压波形是从12v左右上升到42v左右的 。