TPS51100: 技术咨询

您好,

      为了更好的理解您的问题,请提供一下原理图.      

电路图如下：

您好，

       您是说VDDQSNS脚的波形有异常吗？请详细说明一下。

不是VDDQSNS，是输出脚VTT(3脚）。

芯片输出经过一个50R的排阻上拉DQ信号(DQ是双向信号：有输入输出），发现DQ输出结束的时候，会有一个抬升的电平在经过4uS下降到0，目前验证过将51100配置成高阻，0和1，并且确定生效了，都不能改变该现象，将排阻拆掉，相当于断开51100芯片的影响，波形恢复正常。没有抬升的电平和4uS下降的时间，如上图所示

您好，

Xu Allen 说：

不是VDDQSNS，是输出脚VTT(3脚）。

芯片输出经过一个50R的排阻上拉DQ信号(DQ是双向信号：有输入输出）

     您是说VTT通过50R连接到DQ(双向）？

     DDR VTT Power Solutions: A Competitive Analysis (Rev. A)

      TPS51100: Can you help solve the VTT peak in the shutdown waveform? - Power management forum - Power management - TI E2E support forums