Part Number: UCC28750

DCDC电源,输入电压40V~120V,输出12V3A,变压器是根据TI webench提供的资料订制,主边:次边:副边 = 26:10:17,测量 VDD出现的是方波,电压确实跌落到了10V以下,测量FB引脚,出现的也是方波,测量431电压不到2.5V,问题出现在哪里呢?
周末又测试了一下,发现系统带负载启动的时候VDD电压会瞬间跌落至12V以下导致系统重启,不带负载系统可以启动,然后接入负载,负载电流小于1.5A时能正常运行,但是当负载电流大于1.5A时VDD电压会超出26V又会导致系统重启,带负载时随着负载电流的增加VDD电压同步增加,这可能是变压器辅助线圈太多导致的,但是怎么防止系统带负载启动时VDD电压瞬间跌落呢?只是增加VDD线路上电容值可靠吗?还有其他方式吗?
由于UCC28750-CALC.xlsx在电压低于90V(VDC)时就会无法计算,所以我只能使用webench辅助计算,电路也是参考webench计算结果,当前变压器选用的是EFD25,线圈P:S:A = 32:10:17,主线圈电感为92uH。
你好,我仔细看了下参考设计,关于VDD供电部分参考电路主要是增加了一个三极管Q1和稳压二极管D6,作用主要是限制变压器辅助线圈出现高压,D6采用的是15V稳压管,Q1射极基极击穿电压为6V,我使用multisim仿真了一下,当辅助线圈经整流后电压高于16V时,Q1射极基极电压就会达到15V左右,这时Q1基极难道不会被击穿吗?(由于这个网站上图很麻烦,就不上仿真图了)
还有一个问题,参考图VDD部分电路提供了限制电压过高的思路,但是没有怎么防止带载上电时VDD电压跌落的思路,还请给一个思路。
我使用示波器看过VDD电压上电跌落的波形,每次跌落都是IC输出几十个PWM波形之后明显以一个斜率跌落的,想了很久,也测试了很多次也没弄明白为什么出现电压跌落。