TPS65185 如何通过interrupt 2 脚的值来分析问题？

VEE电压可以通过VEE_FB外部的分压电阻来修改。

你需要看一下，外部负载是否有问题，有没有空载测试过？

VEE_FB在异常时，电压是多少？

您好，空载测试过，电压是正常的为-20V， 接了负载后电压变为-4v，如果拉高vcom脚添加延时长一点，电压变为-14v

您好，针对TPS65185芯片，程序部分能通过I2C写入来控制VPOS VENG VEE VDDH电压的出现时序，  请问程序是否能控制其电压的幅值大小呢？

I2C不能控制VEE电压大小。

加电子负载有试过吗？是否正常？

输出电容总共是多少？有没有减少输出电容试试？

您好，其实最开始我的提问是来自：

http://www.deyisupport.com/question_answer/analog/power_management/f/24/t/141095.aspx

后续我发现接了屏后VEE电压不对，我是负责驱动开发的，我是觉得你上述说的那些参数应该是OK的，毕竟有些屏接上去能正常输出所有电压。

你好，我阅读了TPS65185的芯片手册，发现：

WAKE-UP AND POWER UP SEQUENCING

The power-up/down order and timing is defined by user register settings. The default settings support the E Ink®
Vizplex™ panel and typically do not need to be changed.

这一句话，也就是我只要按照默认方式，不需要操作I2C，就能驱动eink屏显示是吧？  但是目前现象是不能驱动，是需要找TI还是找EINK来帮助解决这个问题

是的，芯片默认是可以支持EINK屏的。如果电子负载和其它屏都没问题，你可以联系一下屏厂商。

谢谢，

This may be a layout related issue instead of a software issue, and can be confirmed by probing these failing rails with an oscilloscope during the boot sequence.

The charge pumps and LDOs are supplied by the boost regulators, and If these components are not adequately bypassed with capacitors they could have issues starting. A common issue is omitting capacitors on the VDDH_D and VEE_D rails.

这是国外论坛给的回复，不太懂他指的除去的电容是指C71还是C73？

这里指的意思是，有些客户中有发现没有放C71和C73，这样会导致VEE输出不正常。

hi wu，

    电路中其实有放置电容的，上述的电路图就是现在使用的。

请提供一下完整的原理图。

从这部分原理图上看，你没有放VEE的输出电容。

Hi Wu, 这是我们使用的电路

VEE输出请加一个2.2uF~4.7uF的瓷片电容。

好的，谢谢，等会我会试一下，但是我根据官方发的数据手册，发现好像也没说要添加这个瓷片电容。

我们Datasheet，EVM板资料中都有这个电容。

Hi Wu，

 我仔细看了一下我们的电路，也是有添加这个2.2uf的瓷片电容。

Hi Wu，

其中的区别，我发现这个电容有差异，会不会这个导致的呢？