TPS5430: TPS5430的boot脚波形及电压掉落问题

目前空载的情况下，boot波形大部分如上图所示，加入负载后波形会好一些，但有的也不完全是方波，所以感到很奇怪，加不加负载对波形影响这么大吗？而且空载的时候有的正常工作一段时间后输出就不稳定了（不止一个芯片有这种现象），加负载后长时间测试倒是正常的，器件参数大都参照照datasheet配置的，电感采用的是22uH，3A的功率电感，输入电容采用100uF铝电解电容+10uF陶瓷电容+0.1uF陶瓷电容，输出电容采用220uF钽电容，然后接10uF陶瓷电容+0.1uF陶瓷电容接LDO的输入端，测试过程中也换过一些其它容值的电容，但效果基本没什么太大改变。另外，请问您说的环路尽量小，是指的PH脚到电感的这段线路吗？我是参照datasheet设计的（如上图）

HI

      将电路贴上来看一下。

HI

     借助webench确认一下电路，按照你的电路是用芯片内部的补偿网络，这个对输出电容的ESR要求特别高，不能用陶瓷电容并联（ESR太低），同时你整体输出电容有些大。（所以第一个电路要注意输出电容，第二个电路，如果陶瓷电容是LDO的输入电容，此时电容是否与TPS5430的输出电容靠得很近？）

好的，谢谢！输出端的电容是一个220uF的钽电容，第一个电路的其它电容离钽电容比较远，第二个电路的LDO输入陶瓷电容离钽电容确实比较近，您的建议是不是应当尽量离远一些？另外，您说的陶瓷电容并联ESR太低是什么意思，这个电路里不是ESR越低越好吗，还是说应当有一个合适的值？输出电容用什么材质才比较合适？

Hi

    采用内部补偿，输出电容容值一般会相对较大（例如220uF,甚至更大），同时ESR不能太小。如果采用低ESR的陶瓷电容，就需要采用外部补偿电路。

    建议你去掉输出的其他干扰电路（电容，LDO等其他），然后空载看看。

好的，我试一下，感谢支持！

HI

    可以借助webench仿真确认电路，要严格参考输出电容的参数（容值和ESR)，确保环路保定。