TLV62585: 不明原因，芯片多次烧坏导致输出对地短路

HI

    TLV62585是可实现最低压降的 100% 占空比的，可调输出电压范围为 0.6V 至 VIN。所以占空比设计没有问题。

     请问3.3V输出这路，在芯片没有启动时，3.3V输出是否有其他渠道的电压过来，导致电压反灌入？

3.3V后面跟的均为负载，且负载电流也不大，没有电压反灌；

目前有三个芯片是直接SW短路的，有一个芯片看到SW没有正确的开关，请问还有什么可能的原因会导致芯片的SW工作不正常？

HI

    具体负载多大？ 电感饱和电流多大？   正常板子效率多少？

     以及将SW波形传上来看看？

偶尔的负载脉冲不超过2A，更多情况下是毫安级别的电流，电感使用的TDK:TMS252012ALM-1R0MTAA;饱和电流4.2A，

正常板子效率多少？

---这个问题怎么理解？是怀疑效率低导致的温度过高吗？--应该不会存在这个问题，我们的板子比较大，平均负载也比较轻。

这是我们当前的原理图

这是刚启动时SW的波形，看起来SW并没有生效，SW在后面的时间会一直维持在低不在动作，这个波形也不是负载过大导致短路保护的波形。

有4片芯片损坏，有3片SW已经对地短路，这是唯一一个没有对地短路的芯片。其他3片已经短路无法看到SW波形。

HI

    效率数据可以判定芯片是否工作正常（如果电路异常，效率一般会偏低）。

    从你提供的波形看，这个波形是不对的，你可以看datasheet第12页图15.

Hi

   电路没有问题，用示波器挂在输入，看启动瞬间的波形是否有过冲？ 两个芯片在同一个板子上，一个没有损坏，损坏在同一个外置，有可能是layout上的影响，损坏的那一路输出存在电压震荡需要确认下。

这是我的LAYOUT，3V3与1V8走线规则完全一致，VIN都是从同一个电源层通过过孔上到表层的，表层的器件布局羽与走线也都是一样的，输出都是通过过孔下到同一个电源层然后分布到整板。

Hi

    layout很难看，直接挂示波器看波形？ 烧芯片几率较高一般很容易从波形看到问题。

    将正常产片启动瞬间，以及工作状态的Vin， SW波形传上来看看。

我们的板子又烧坏一块，还是在这个地方。

下面是正常板子的输入，输出及SW的波形，看起来都比较正常。

这是3V3输出的波形

这是SW的波形

这是5V输入的波形

Hi

    SW的波形看起来还是有些不对，能展开一些吗？

哪里不对？

需要展开哪一段？

我没看出SW有什么异常，至少从波形来看，没有过压会导致SW PIN损坏。

HI

    展开到能看到稳定的占空比。（我刚刚看到一个帖子，类似的问题，SW上存在较大的上冲和跌落）

展开的波形我也都看了，看不出异常，开关波形跟稳定。请问你怀疑是哪里有异常，还请帮忙在图中标出来

从我们的波形看，SW上并未出现异常特别高的电压尖峰，上冲和跌落看着也还好。

Hi

    目前不良率多少？

7/40

库里还有板子没发出去

HI

   芯片是哪里买的？

贸易商买的散货，或者是立创这种公共渠道。

请问这个能看出来真伪或者芯片是不是二次物料这一类的质量问题吗

Hi

    直接找TI购买一批做做看。库存不建议出货。

请问规格书里面的静电防护等级是针对芯片所有PIN脚吗？

Hi

   是的，这个是针对整个芯片的。

我现在比较怀疑可能是外部静电的影响：

1、跟您再次确认下，SW已经或EN脚也是支持2KV的ESD防护的吗？如果静电直接打到SW上，是不是比VIN或者VOUT更容易受损？

2、如果前面有一个脉冲能量过大，从VIN打过来，我们这个控制方式是峰值电流控制，是不是有一个前沿消隐时间，在这个时间内是不是有可能越过current limit，从而烧坏我的上管或者下管？

Hi

    ESD很难定性，难以确定会哪个脚，不过你可以找第三方或者TI渠道（是需要付费的）做芯片开壳分析，一般是可以看到是ESD,或者是EOS.