Original question:
24V输入，-32V输出，原理图参考了TI Power Designer设计工具，SW、HO、LO波形异常，带载很差，一加负载输出电压就大幅下降，想知道问题出在哪里
原理图：
，之前电感为47uH，但是板子空载没有输出，怀疑可能是饱和电流问题，因此换了一个22uH电感，这个电感饱和电流更大，空载输出-32V，原理图中的D2、R10、C18、C17在板子没有焊接，C20、R11和R12也没有焊接，在板子上短路了R11和R12，R5修改为18k，C4修改为3.3nF，C5修改为100pF
PCB：PCB顶层
，内层1：
，内层2：
，底层：
SW引脚波形：
,HO引脚波形:
，LO引脚波形：
您好，
我猜您的系统电流受限。 请告诉我
何时VOUT开始下降？ 显示VOUT与IOUT
测量V (CS-CSG)并检查它是否符合您的期望。
另外，请测量封装主体中心点处电阻器下面的传感电阻电压，并将CSG直接连接到电阻器中心点。
PGND应连接到传感电阻器的低电位侧，但现在它已连接到MOSFET的源连接。
您好，我PGND与传感器电阻器的低电位侧进行了连接，我后面重新layout
顶层：
底层：
PGND与传感电阻器的低电位侧进行了连接
目前空载输出只有-21V，加载输出电压也还是会大幅度下降
原理图：
LO：
HO：
SW:
CSG:
CS:
您好，
将PGND引脚连接到MOSFET的DAP和源连接。 不要将PGND和CSG绑在一起。 CS-CSG应使用开尔文连接方法进行路由。
切勿让大切换电流在输入电容器接地和传感电阻器下部之间流经IC DAP。
使用专用的模拟接地铜平面并将应连接到模拟接地的所有组件连接到此铜本面。 建议将PGND和AGND与原理图层分离，并使用网捆扎将AGND和PGND连接在一起。
并行布置LO-PGND轨迹。 并行布置HO-SW轨迹。
找到靠近VCC和PGND引脚的VCC电容器
