自己设计的原理图，2片DSP6678，分别是DSP-A和DSP-B；通过CPS1848（RAPID IO SWITCH)连接，每个DSP 4路SRIO LANE都连上了(初步跑在X4模
式)，，FPGA控制DSP和CPS上电、复位。FPGA也和CPS1848连接了。
软件例程是官网提供的.：目录是\K1_STK_v1.1\K1_STK_v1.1\SRIO 程序是SRIO_Test.c 和 SRIO_2DSP_Test.c
现测试FPGA和DSP之间的通信。想在例程上简单修改下。现有几个问题：
1、测试两者通信，我把DSP模式改成NO LOOPBACK模式，线速设置1.25G，路数设置X4模式，请问还有其余地方设置的吗？
2、SRIO_2DSP_Test.c 这个例程跑在核0上的话，能完成SRIO的发送和接吗？要是跑在核1上的话是不是只能接收了？
3、路数设置成X4模式后，因为开发板只使用了PORT2 和PORT3，所以在发送数据包哪里还需要把PORT0 和 PORT1的数据填上吗？SRIO_Multiple_Test_Config 这个里面需要把path替换成X4，发送的数据包需要增加吗？
多谢各位了
