• 状态 Resolved
  • 已锁定 已锁定
  • 回复 2 回复
  • 订户 15 订户
  • 视图 1092 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

6657 与fpga之间PCIE链路连接

user4894156
Prodigy 145 points


我们自己做的板子上DSP与FPGA之间用的PCIE接口连接，DSP这端CCS上显示链路已经建立，状态到17，可是FPGA上抓取的信号显示link_up为低。

请问DSP这端链路显示已经建立，那么FPGA那边是不是也应给建立起来了。PCIE两端链路状态是不是应该是一致的，我们在FPGA上检测link_up信号为低，会不会只是没检测到呢？

  • 0
    TI__Guru**** 357097 points
    请问 DEBUG1[4]XMLH_LINK_UP是多少？FPGA PCIe那边初始化正确吗？
  • 0
    Prodigy 80 points

    /* Setting PL_GEN2 */ //V2.0版本，2X、5Gbps,参考PCIe手册2-8页和3-133页
    memset (&setRegs, 0, sizeof(setRegs));
    gen2.numFts = 0x1F;
    gen2.dirSpd = 0x0; //0x1 5G 0X0 2.5G
    gen2.lnEn = 2;
    setRegs.gen2 = &gen2;

    我和你遇到了同样的问题，将gen2.dirSpd设置为0，将连接速率改为2.5G ，FPGA那边就显示linkup。

    虽然过了很久了，楼主应该也解决了，希望能给后来者一点点的参考经验