各位专家好，自己做的板子，fpga通过srio以20ms周期传输数据到dsp的ddr并发送gpio中断通知c6678的0核，0核收到中断再ipc通知其他几个核处理去数据，概率性出现Power Failure问题，现象如下：
（1）此时所有7个核均通过ccs无法访问
（2）观察单板电流值明显下降，应该是7个核都挂掉了
（3）fpga侧观察srio link也是断开的
（4）出问题前后对单板进行电源和时钟检测均未发现异常
（5）有时刚运行起来就会挂掉，有时运行几分钟或者十几分钟挂掉
（6）做过ddr读写自检没有发现问题
（7）去掉前段fpga的srio输入数据，各个核单纯模拟周期运行算法经多次加载对比也未出现问题
目前自己没有好的想法，请各位牛人给点排查思路，多谢
