问题1、DM6467T用CCS3.3进行DDR2测试,编译DDR工程时,提示如图:
Data verification failed at address 0x8fff0000,please verify target memory and memory map.
问题2、使用的是镁光的2.5ns @ CL = 5 (DDR2-800),DDR2时钟频率工作在200多兆时,6467T能够正常编码;时钟频率升到300多兆则不能正常工作,除了PCB走线还可能有什么原因?
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
GEL文件里面有内存映射处理:
etup_Memory_Map() { GEL_MapOn( ); GEL_MapReset( ); /* DSP */ GEL_MapAddStr( 0x00700000, 0, 0x00100000, "R|W|AS4", 0 ); // DSP L2 ROM GEL_MapAddStr( 0x00800000, 0, 0x00040000, "R|W|AS4", 0 ); // DSP l2 RAM GEL_MapAddStr( 0x00E00000, 0, 0x00008000, "R|W|AS4", 0 ); // DSP L1P RAM 。。。
等。
有些板子正常,有些有问题。应该不是软件的问题。
应该是硬件的问题,检查硬件DDR部分。