C6748 EDMA3 通道事件中断优先级设置

user6503527

Intellectual 300 points

你好，我用的DSP C6748这款芯片，

GPIO Bank1 和UART0 TX这两个事件都配置使用EDMA3的传输完成中断，出现了我不希望出现的一个现象：UART0 的发送完成中断会打断GPIO bank1 的传输完成中断。

我的问题是：我应该如何设置这两个事件的优先级，使得UART0的传输完成中断不会打断GPIO bank1的传输完成中断？

4 年多前

0 Nancy Wang 4 年多前

TI__Guru** 110395 points

没有看到设置传输完成中断的优先级，建议可以将两个事件映射到不同的中断：EDMA3_0_CC0_INT1/EDMA3_1_CC0_INT1

0 user6503527 4 年多前回复 Nancy Wang

Intellectual 300 points

你好，

根据你的方式，我查看了EDMA3的通道控制器0和通道控制器1，发现他们的每个通道和对应的同步时间是固定的，例如，我用的UART0的发送事件对应通道控制器0的32个通道中的9号通道，GPIO bank1中断事件对应通道控制器0的7号通道，他们都属于通道控制器0管理下的通道。

我的疑问：这两个事件都属于EDMA3的通道控制器0管理，没有办法让其中一个触发EDMA3的通道控制器1的传输完成中断吧？

0 Nancy Wang 4 年多前回复 user6503527

TI__Guru** 110395 points

是的，我之前没有看仔细，这两个事件只能使用edma0对应的中断。
参考以下帖子的讨论看一下是否有帮助。
e2e.ti.com/.../tms320c6746-does-the-processor-support-more-than-one-edma-transfer-completion-interrupt-per-channel

处理器

处理器论坛

C6748 EDMA3 通道事件中断优先级设置