TMS320DM8148: GPMC同步sync，地址数据复用NOR FLASH like,Address and data multiplexed，burst读方式配置+DMA的GPMC驱动读取FPGA数据答疑

Gao Hu

Prodigy 35 points

Part Number: TMS320DM8148

我配置GPMC为同步sync，地址数据复用NOR FLASH like,Address and data multiplexed，burst读方式。下面是我配置的：

我是参考TI文档时序配置，如下：

然后我配置的如下：

#define GPMC_CONFIG1_i 0x61801200 // burst,sync,16words,16bit, ,NOR FLASH like,Address and data multiplexed

#define GPMC_CONFIG2_i 0x00001000 // CSRDOFFTIME=17cy

#define GPMC_CONFIG3_i 0x00000200 // ADVRDOFFTIME = 2cy ADVONTIME=0

#define GPMC_CONFIG4_i 0x0000108d // OEOFFTIME=17cy OEEXTRADELAY OEONTIME=14cy

#define GPMC_CONFIG5_i 0x010F0010 // PAGEBURSTACCESSTIME = 1cy RDACCESSTIME=16cy RDCYCLETIME=17cy

#define GPMC_CONFIG6_i 0x00000000 //CYCLE2CYCLEDELAY=0cy

#define GPMC_CONFIG7_i 0x00000F42 // set up CONFIG7 and enable cs3,16M, baseAdd 0x02

我有点不明白的是为啥我RDACCESSTIME=16cy RDCYCLETIME=17cy OEOFFTIME=17cy CSRDOFFTIME=17cy 能连续读16 worlds数据每个循环，不会丢？

但是我配置成RDACCESSTIME=16cy RDCYCLETIME=32cy OEOFFTIME=32cy CSRDOFFTIME=32cy又会读16 worlds丢16 worlds？

配置成上面那种时序后

但是发现如下问题：

调了几天还是不知道是啥问题导致这样的？所以想请教一下！谢谢！

我是FPGA这边接收GPMC发送配置的这种时序，然后根据时序放数据，GPMC这边是GPMC驱动+DMA方式加速读取数据。

FPGA发aa递增数据，GPMC读取正确。但是发ff00和0000循环发，GPMC读取就不正确，很奇怪！是不是我GPMC时序配置不对？

另外我如果时序配置成这样，如下：

GPMC_CONFIG1_1             0x61801200;
   GPMC_CONFIG2_1             0x00001F00;
   GPMC_CONFIG3_1             0x00000200;
   GPMC_CONFIG4_1             0x00001F0E;
   GPMC_CONFIG5_1             0x010F001F;
   GPMC_CONFIG6_1             0x00000000;

也会遇到网上说的这个问题，如下：

读16words丢16words。

所以我改成上面第一种那种时序配置，不会出现读16丢16。但是会出现扣扣截图说的那种现象，读16丢16也同样会出现扣扣截图说的那种现象，很奇怪。是不是我GPMC时序配置有问题？

4 年多前

0 Chris Meng 4 年多前

TI__Guru**** 155073 points

你好，

建议你先不用EDMA，用cpu直接读取数据，排除EDMA配置的问题。

clk的极性FPGA和GPMC是否有正确匹配？

0 Gao Hu 4 年多前回复 Chris Meng

Prodigy 35 points

我用FPGA SignalTap捕捉了一下CS nAVD OE时序波形，发现数据递增的发的时候，时序对，数据也对，如下：

但是若ff00 0000这样循环发，时序就有脉冲干扰，数据就不对，如下：

0 Chris Meng 4 年多前回复 Gao Hu

TI__Guru**** 155073 points

你好，

是否有单独的FPGA板（不和DM8148连接），可以先验证一下输出时序？看是否是本身时序有问题，还是DM8148的干扰？

0 Gao Hu 4 年多前回复 Chris Meng

Prodigy 35 points

我是GPMC输出时序进FPGA，然后FPGA根据时序放数据到GPMC[0]~GPMC[15]数据线上，如下：

是单独的FPGA板，如下连接：

0 Chris Meng 4 年多前回复 Gao Hu

TI__Guru**** 155073 points

你好，

断开FPGA板，单独测试GPMC的时序是否正常？

0 Gao Hu 4 年多前回复 Chris Meng

Prodigy 35 points

你好，

我想问下下图这种现象是程序时序没编写好，还是说是时序信号受到干扰引起的

知道这个我就知道排查的方向了

0 Chris Meng 4 年多前回复 Gao Hu

TI__Guru**** 155073 points

你好，

很难判断。你可以先让GPMC向外发送数据，看时序是否正常。先不连FPGA，如果没有问题，连上FPGA再看信号。

0 Gao Hu 4 年多前回复 Chris Meng

Prodigy 35 points

我连上FPGA用示波器看了下信号，如下，图一是25M时钟（100M四分频，示波器最大只能测到60M频率信号）和nAVD信号，图二是时钟25M时钟（100M四分频）和OE信号，如下：

发现示波器没有这种干扰脉冲，用FPGA SignalTap捕捉CS nAVD OE时序波形，发00ff 0000依次这样发，发现有干扰脉冲（如下图），示波器没有，就怀疑可能是SignalTap捕捉bug。

现在的现象就是很奇怪，递增发数据，比如1 2 3 4 5 。。。或者2 4 6 8 10。。。，1 3 4 6 7 9.。。。这样，GPMC数据读取都是正确的， FPGA SignalTap捕捉CS nAVD OE时序波形，都没有脉冲干扰，示波器看也没有。但是数据变化比较大的发，比如 0000 ffff 0000 ffff 。。。这样，就会出现GPMC读取有的是e000 ff80 等会出现这样一些错误的数据，FPGA SignalTap捕捉CS nAVD OE时序波形会看到有脉冲干扰，但是示波器看没有（不知道是不是示波器测量频率有限捕捉不到），如果示波器捕捉的时序是正确的的，FPGA SignalTap捕捉有bug，那我就怀疑是我的程序时序配置有问题，导致数据变化大的发会出错。但是很奇怪，为什么变化不大的数发，就不会有错误，变化大的发，就会出现数据读取错误，麻烦能不能看下我时序配置，是不是我哪里没配置好！谢谢！

#define GPMC_CONFIG1_i 0x60801200 // burst,sync,8words,16bit,NOR FLASH like,Address and data multiplexed,100M
#define GPMC_CONFIG2_i 0x00000500 // CSRDOFFTIME=5cy CSONTIME =0cy
#define GPMC_CONFIG3_i 0x00000200 // ADVRDOFFTIME = 2cy ADVONTIME=0 That ADV TIME no used is to read datas without address.
#define GPMC_CONFIG4_i 0x00000503 // OEOFFTIME=5cy OEEXTRADELAY OEONTIME=3cy PAGEBURSTACCESSTIME = 1cy(if 0 slow speed)
#define GPMC_CONFIG5_i 0x01040005 // PAGEBURSTACCESSTIME = 1cy(if 0 slow speed) RDACCESSTIME=4cy RDCYCLETIME=5cy
#define GPMC_CONFIG6_i 0x00000000 //CYCLE2CYCLEDELAY=0cy
#define GPMC_CONFIG7_i 0x00000F42 // set up CONFIG7 and enable cs3,16M, baseAdd 0x02

下图是配置后，递增发数据FPGA SignalTap捕捉到的，上图是发FF00 0000 ff00 0000捕捉到的。