This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
我现在想手动调用C6000的周期精确级的软件模拟器，获取引脚的时序，和modelsim联合仿真，有没有可能，哪位大侠，指导一下！！！灰常感谢！！！
引脚的时序只能通过示波或逻辑分析仪等测量，没有你说的模拟器，我想你是不是从FPGA的角度在考虑它是否有同样的功能？
你好，谢谢你打答复。我的意思不是您表述的那样。我现在处于这样的囧境：我需要DSP跑一部分算法，也需要FPGA跑一部分算法，他们通过总线协调，想仿真DSP总线和FPGA之间的时序和建立在总线上的传输协议。FPGA仿真时很方便的，所以我期望DSP能出引脚时序。不知道TI有没有开发类似DLL, so之类的DSP仿真模型。如果有那就太好了，若没有。。。那我要自己想办法了。
一般来说，C6000与FPGA之间的连接通过EMIF以异步总线方式，有的芯片的EMIF也支持同步方式，如老的C64x系列，或者新的芯片的GPMC接口，EMIFA接口的时序根据外部所连接设备的时序要求进行配置即可。
对于接口来说就是传输数据，异步时序分为setup, stroble, hold三个阶段，根据外设要求及接口的模块时钟过行换算配置。
对于DSP与FPGA接口使用是常见的方式，但是不理解为什么要仿真接口时序，我想是理解上的偏差。TI没有提供你说的DLL，so，对于信号完整性可以用IBIS模型，边界扫描用BSDL，除些之外，没有提供其它的模型。
