• 状态
  • 已锁定 已锁定
  • 回复 9 回复
  • 订户 13 订户
  • 视图 1271 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

DM8168发送UDP包时会出现前后两个包的前62B数据完全相同

zy lin
Prodigy 125 points


        测试DM8168的网络的时候发现8168在加载M3驱动后运行应用程序会出现快速发送UDP包时前后两个UDP包的前62B数据完全相同。在驱动中将skb的data打印出现发送data的数据是正确的，但是数据发送出来后使用wireshark抓包发现数据包出现错误了。抓包截图可查看附件。

后来在xmit函数中调用flush_dcache_page(virt_to_page(data));函数，经测试能明显降低这个错误出现的概率。请问这个问题一般是什么导致的？是否是cache一致性问题导致的？