• 状态
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 14 订户
  • 视图 1922 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

DSP DDR2 布线等长问题

xinjia jin
Prodigy 60 points


请教两个问题，
1.DDR2地址线和时钟线为一组，有没有最长长度的限制？
2.T型布线时，不可避免的有过孔，请问有过空的线的等长如何处理比较好呢？例如，A1:TOP-L3-TOP A2:TOP-L6-TOP,这两根线做等长时，过孔的影响该如何处理？

谢谢！

  • 0
    TI__Mastermind 46761 points

    不宜过长。。。我想你也很难layout到2000mil以上吧。。。

    过孔的确很难控制。所以通常的做法就是过孔不计入长度。  原则上请减少过孔的使用（一个过孔可以看做是两个直角走线的）。长度上，你尽量减少组内等长的冗余度吧（15mil~25mil内？）

  • 0 回复 Eason Wang
    Prodigy 60 points

    数据线可以做到保证2000mil之内，但地址控制线就要达到2500mil左右了~（我是按照手册上的要求布局的）

    手册要求地址控制线的长度匹配要保证+/-50mil，而加一个过孔（1.6mm板厚）就要63mil，TOP-BOTTOM-TOP就要达到127mil，这个如果不计入长度会不会差别有些大？

    另，数据线长度和地址控制线长度间有无匹配要求？手册上没有说明。

    谢谢！

  • 0 回复 xinjia jin
    TI__Mastermind 46761 points

    你用的具体是哪颗芯片？

    经验上是数据线组比地址时钟线组要短200~500mil即可。

    其实长度控制余量本来就不小。方便起见，忽略过孔的长度，等长设置得严一点，总的来说还是合适的。

  • 0 回复 Eason Wang
    Prodigy 60 points

    我用的是DM648，带两颗DDR2，T型布局。

    我现在布完了。时钟控制组的长度是2500mil，数据组最短的是1730mil，不知道是否可以？我每组的误差设置都是10mil。

    我在布地址时钟线组时，把过孔的长度算进去了，近似的计算（只是计算不同层间的距离）。

    谢谢！