在设计6678供电方案的时候发现，EVM板是通过FPGA来控制上电时序和复位时序的。
在自己设计6678供电方案时，没有采用FPGA，只是通过TPS54620等芯片的EN、SS/TR、PWRGD等功能引脚来实现上电时序功能。（TPS54678芯片的Datasheet上有相应的时序控制原理图）
有两个疑问：
1、这种不通过时序控制芯片控制的方案是否可行？CVDD-->VCC1V0-->VCC1V8的时序目标能否达成？
2、如果可以不采用时序控制芯片，那么在设计完上电时序后，复位时序就很难设计。复位时序是否必要？如果不设计复位时序，直接通过电源开关断电，是否不妥？（在使用EVM板的时候也未使用复位键，仅仅是通过电源适配器来通断EVM的供电，并没有出现状况）
Youchu Wang ，你好!
之前的帖子我自己没有理解，混淆了复位和断电两者的概念。
重新整理了下，问题描述如下：
在设计6678供电方案的时候发现，EVM板是通过FPGA来控制上电时序和断电时序的。
论坛上的一些经验帖说，是可以脱离控制芯片来设计供电时序的。因此在自己设计6678供电方案时，没有采用FPGA，只是通过TPS54620等芯片的EN、SS/TR、PWRGD等功能引脚来实现上电时序功能（TPS54620芯片的Datasheet上有相应的时序控制原理图）。
如果不用类似于FPGA的控制芯片，那么在设计完上电时序后，断电时序就很难设计。断电时序是否必要？直接断电，是否不妥？
上图是EVM原理图中附带的两个时序要求。后者的时序有办法不用通过控制芯片来实现么？
