• 状态
  • 已锁定 已锁定
  • 回复 16 回复
  • 订户 14 订户
  • 视图 7353 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

6678,DDR3中的数据不停地改变

Junye Wang
Intellectual 310 points


我自制的6678板子，用了两片DDR3，型号与evm6678l板子完全相同。

已按照PCB中DQS、CLK的布线长度修改gel文件中相关寄存器leveling的参数。

但是加载evm6678gel文件显示GEL Output: DDR3 memory test... Failed。

如下图所示，通过Memory Browser观察到的DDR3的数据不停地改变（并未对其进行修改操作），不知道这是什么原因呢？

  • 0
    TI__Guru 61135 points

    1 是使用下面链接中的表格生成的DDR3控制器参数么；

    http://www.deyisupport.com/question_answer/dsp_arm/c6000_multicore/f/53/t/53384.aspx

    2 Main PLL及DDR PLL的配置有根据你的版本设计重新修改么

  • 0 回复 Andy Yin
    Intellectual 310 points

    非常感谢您的回答！

    1、是按照下面的链接生成的。对那个表格我有些疑问，表格的原始数据是evm6678l开发板的数据么？

    （我怕我的测量方法有问题，所以我自己在软件里测量了一下，貌似DQS的inch能对上，但是CK的inch有点对不上。且表格里的寄存器数据和CCS中提供的6678evm.gel文件中的leveling参数不同？是不是表格中的那个delay per inch不是初始的170ps需要修改啊？）

    2、我的6678板子时钟和evm6678l开发板时钟相同，core_clk为100M LVDS时钟，ddr3_clk为66.667M LVDS时钟，这样还需要修改PLL的初始化参数么？

    麻烦您了！

  • 0 回复 Junye Wang
    TI__Guru 61135 points

    1 表格中的参数不确定是否就是EVM6678一致，建议按照你们的设计输入相关的参数生成最终的配置；

    2 如果输入时钟完全一样的话，PLL初始化不需要修改。

  • 0 回复 Andy Yin
    Intellectual 310 points

    谢谢！

    我对配置的表格DDR3 PHY Calculations有些参数没搞明白，表格中PHY  CALC中D9，CK_0的inch长度，是指DDR3CLKOUTP0的从DSP到DDR3的布线长度吗？

    还有那个Stripline Delay per inch，那个需要修改吗？需要的话根据板子应该怎么修改呢？

  • 0
    Expert 1832 points
    你好，我也遇到同样问题，我们时钟是69.44兆，请问你们怎么解决的。非常感谢
  • 0
    Intellectual 490 points

    请问你们的问题解决了么？我现在也遇到了同样的问题

  • 0 回复 kloud
    Expert 1832 points
    我是降低速率，现在稳定了。试出来的，慢慢降，现在跑的不到1g。
  • 0 回复 qian cui
    Intellectual 490 points

    是降低DDR3 PLL的输入时钟么？我现在DDR3 PLL输入时钟是配置的与EVM一致，66.7MHz，因此DDR3 PLL的配置参数并未做改变，只是根据我的PCB布线情况，在EVM的gel文件中，修改了对应的levling等参数。不知道如果降频的话该具体怎么操作？

    另外我了解到，硬件上有两个信号DDRSLRATE[0:1]是控制DDR3速率的，是否需要对硬件做修改来实现降频？

    我的CCS在调用GEL做DDR初始化的时候，不断的报'ddr3 test failed'错误，应该是板子设计没有达到那么高速的要求，导致DDR初始化的时候，测试无法完成。

  • 0 回复 kloud
    Expert 1832 points
    不是参考时钟，是ddr速率，倍频因子改小点。我原来数据速率1g多，降到不到1g。全部遍历30多变都没问题了，至少我们板子降低速率可以
  • 0 回复 qian cui
    Intellectual 490 points

    按照EVM的设计，DDR3运行在1333Mbps速率，DDRSLRATE[0:1]给出了对应的电平，我的板子是参照EVM来的。如果降低DDR3速率，运行在800Mbps，那理论上是不是应该DDRSLRATE[0:1]也要对应调整？不知道你的板子是不是对这两个信号做了调整？

  • 0 回复 qian cui
    Intellectual 490 points

    Hi qian cui ,

    我通过调整PLLM，做降频处理，也通过了Memory_test例程，硬件上也没有对DDRSLRATE做调整。总之问题能够解决，非常感谢。目前我只调整了一次PLLM，DDR3现在工作在1Gbps左右，顺利通过测试，我会测试下上限速率是多少。

  • 0 回复 kloud
    Expert 1832 points
    不客气，我只是改了pllm，硬件没有做调整，能工作到快1g。速率达不到1333不知道是不是硬件哪里没设计好
  • 0 回复 qian cui
    Prodigy 21 points

    你好～我现在也在做vlfft，想问一下你之前遇到的存储器分配不够的问题是怎么解决的？是edma3LLD版本的问题吗？

  • 0 回复 xiaoxiao gao
    Expert 1832 points
    换个他们说的那个版本就好了。不过我用vlfft和dsplib提供的库函数计算结果不一致，差距有点大，也不知道是我的原因还是？提问了，目前还没有人回复我。你要是测试了，有结果可以告诉我。谢啦
  • 0 回复 kloud
    Expert 1832 points
    配置时候修改了excel里面ddr_term那个参数，由六分之一改为二分之一，速率提高到1.2g多了
  • 0 回复 qian cui
    Intellectual 370 points

    之前用6678开发板的DDR3型号，没出现问题。现在扩大容量，换用三星的K4B4G1646Q-HyK0，找不到这个芯片的datasheet。然后在目前的计算寄存器的excel表格里选择器件时找不到该型号，只能将就用K4B4G1646B-1333，下面的表格里的参数不是特别看得懂，所以改动很少。改完gel以后从gel测试DDR3通不过到能通过，但是进memory browser看DDR数据，仍然有不固定的一些地址上数据在变化。

    有谁用过这款K4B4G1646Q-HyK0不，如何修改6678的EMIF控制寄存器？！可以提供一下datasheet的话也可以。

    有谁有新版本的计算DDR3配置的excel表格不？

    谢谢！