本人刚接触SOC的开发，技术方面是小白一个。想咨询或搞清楚下面的问题:
上图应该是TI DSP SPI 框架下的CLK CPOL和CPHA不同模式下时序图？
用CPOL=0和CPHA=0模式0来说，我理解是CLK起始状态0，第一个时钟应该是上升沿。CPHA=0没有延时，应该是第一个上升沿数据采集，后一个下降沿数据输出。
为何TI DSP SPI 框架下模式0如上图1中时序是下降沿锁存数据，上升沿输出数据？
Original question:
本人刚接触SOC的开发，技术方面是小白一个。想咨询或搞清楚下面的问题:
上图应该是TI DSP SPI 框架下的CLK CPOL和CPHA不同模式下时序图？
用CPOL=0和CPHA=0模式0来说，我理解是CLK起始状态0，第一个时钟应该是上升沿。CPHA=0没有延时，应该是第一个上升沿数据采集，后一个下降沿数据输出。
为何TI DSP SPI 框架下模式0如上图1中时序是下降沿锁存数据，上升沿输出数据？
