• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 5 个回复
  • 答案 2 答案
  • 名订阅用户 14 名订阅用户
  • 次查看 456 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

TMS320C6748: C6748的GPIO的问题

朱荣生
Prodigy 200 points
Part Number: TMS320C6748
Other Parts Discussed in Thread: TXS0102

你好：

有一个项目用到C6748和TI的SN74LVC2T45MDCTTEP的芯片，如下是原理图，想用C6748的GPIO控制SN74LVC2T45MDCTTEP这个芯片，如果C6748和SN74LVC2T45MDCTTEP正常供电，C6748的GPIO能正常的控制SN74LVC2T45MDCTTEP的A1,A2脚的高低，但是我现在有一个应用场景，如下：

不给C6748供电，但是SN74LVC2T45MDCTTEP正常供电，并且SN74LVC2T45MDCTTEP的A1,A2脚上拉到3.3V，SN74LVC2T45MDCTTEP的B1,B2脚始终为低，是不是因为C6748的GPIO口有很大的下拉电阻的原因？还是由于不给C6748供电的原因，所有的GPIO口会强制拉低的原因，所以SN74LVC2T45MDCTTEP的A1,A2脚会被强制拉低，从而SN74LVC2T45MDCTTEP的B1,B2脚始终为低？谢谢

  • 0
    TI__Mastermind 27060 points

    在大多数情况下，当微控制器（如C6748）未供电时，其GPIO口会处于高阻态（High-Z）状态，即不会对外部电路产生影响。但是，有些微控制器在未供电时可能会有内部电阻或保护电路导致GPIO口被强制拉低，这可能会导致您观察到的现象。

    为了解决这个问题，您可以尝试在C6748未供电的情况下测量其GPIO口的状态，以确定其是否被强制拉低。

    另外，为了确保SN74LVC2T45MDCTTEP的A1、A2脚在C6748未供电时能够保持在3.3V，您可以考虑使用外部上拉电阻来确保A1、A2脚的电平。这样即使C6748未供电，A1、A2脚也能够保持在3.3V，从而确保SN74LVC2T45MDCTTEP的B1、B2脚能够保持在低电平。

  • 0 回复 Gary Lu
    Prodigy 200 points

    HI Gary，

    C6748未供电的情况下，即使SN74LVC2T45MDCTTEP的A1、A2脚通过4.7K上拉到3.3V，但是SN74LVC2T45MDCTTEP的A1、A2脚还是会强制拉低啊，怎么弄呢？谢谢

  • 0 回复 朱荣生
    TI__Mastermind 27060 points

    您好，

    要解决这个问题，可以考虑使用一个双稳态器或者一个开关电路来控制A1和A2脚的电平。这样可以在C6748供电之前，阻止A1和A2脚被强制拉低。一旦C6748供电，A1和A2脚就可以正常工作。

    另外，也可以考虑使用另一种逻辑电平转换器或者器件，来替代SN74LVC2T45MDCTTEP，以解决这个问题。

  • 0
    Prodigy 200 points

    HI Gary，

    双稳态器和另一种逻辑电平转换器的具体型号是否可以推荐一下吗？谢谢

  • +1 回复 朱荣生
    TI__Mastermind 27060 points

    双稳态器（Flip-Flop）:
    TI（德州仪器）74HC系列、74HCT系列

    逻辑电平转换器：
    TI（德州仪器）TXS0102、TXS0104、TXS0108