PGA970: 4 wire LVDT串联使用配置问题

如果客户想要有意义的阶段信息，那么他们应该使用以下配置:

对于问题2，他们应该能够连接第三个PGA970。他们会将主PI引脚连接到第三个PGA970的PE引脚。

是的，客户可以对所有三个LVDTs使用相同的主激励波形。唯一的问题是激励波形的驱动强度。客户可能需要在PI引脚和多个PE引脚之间使用一个外部缓冲器，以确保驱动强度足以驱动3个LVDTs。

如果我理解正确的话，客户关心的是在解调LVDT输出时确保主激励信号同步。他们有两个选择:

可以将一个PGA970的P1连接到另一个PGA 9970的PE(如上所述)。这将确保主要波形同步。然而，他们还必须禁用第二个和第三个PGA 970中的波形发生器(WAVEFORM_GEN_CTRL寄存器)，因此无法使用第二个和第三个PGA 970中的相位检测功能。
客户可以使用所有三个LVDTs的主激励波形，并使用GPIO引脚确保所有波形同步。这将允许客户对所有三个LVDTs使用相位检测，但是，他们必须编写固件来实现这一点。

你好，

此图像不是来自已发布的文档，因此我无法共享。PGA970正常运行，但来自一个PGA970的主激励波形被用作所有PGA970主激励波形。无论哪个PGA970提供激励，都会将PI连接到所有其他使用的PGA970的PE引脚。每个PGA970上的P1和P2用于驱动相应的LVDT。

1）
是
2） 
是的，输出将同步。客户将无法从两个从属PGA970读取相位信息，因为需要关闭励磁DAC。
3） 
是

4）
对。在不使用PI输出的PGA970中，必须关闭励磁DAC。