CC1101: PLL Lock Detector Output PLL lock detector output is not 100% reliable，怎么解决？

1.是的

2.检测是为了校准，在校准状态后将始终进入 TX 或 RX 状态

数据手册22章介绍了PLL Lock Detector的一些详细的说明： https://www.ti.com.cn/cn/lit/ds/symlink/cc1101.pdf

你遇到传输的具体问题是什么，数据传输失败还是其他的什么

我的使用方式是两个CC1101会同步发送相同数据帧（433频段使用），另外会有多个CC1101处于接收状态，随时接收数据，但发现会出现数据会出现接收误码的情况，这个情况下设置了 IOCFGx.GDOx_CFG=0x0A，并在MCU中断检测该引脚的下降沿（默认PLL lock 是高电平变为低电平？）。分析其中接收的两个CC1101模块，发现其中一个在接收误码的时候，会伴随PLL lock 失效的情况。另外一个发现接收过程中无规律的出现PLL LOCK 反馈引脚高低频繁变化。那么，就想确认几个问题：1.只配置该寄存器，是否正确引出了检测反馈？2.出现电平频繁由高低反复切换情况，是否意味PLL LOCK确认失效又自动恢复？那么该失效情况下，误码接收是否会必然出现？3.校准是否每次出现时必要的操作？？4.如果不进行校准，是否可以其他办法解决误码问题？

有什么办法解决吗？

user4250659 说：

并在MCU中断检测该引脚的下降沿（默认PLL lock 是高电平变为低电平？

The lock detector output available on the GDOx pin should then be an interrupt for the MCU (x = 0,1, or 2). A positive transition on the GDOx pin means that the PLL is in lock.

出现误码率高也有可能是硬件有问题，如果硬件有问题，配置了PLL误码率也不会改善，建议先用smartRF studio进行测试，以验证是否硬件有问题